|
Anzeige
|
einzelne VHDL-files mit individuellen constraints belegen
Gast
#6674174
Ich möchte erreichen, dass der CODE in einem VHDL-file nicht mit Multiplizierern, sondern in Form von LUTs gebaut wird. In einem anderen hätte ich gerne, dass dort ebenfalls LUTs benutzt werden und zwar für eine längere Tabelle, die sich stark vereinfachen lässt, welche aber immer in einem BLock-RAM endet. Wie erreiche ich das? Da wäre jetzt der Code interessant. Jedenfalls gibt es "use_dsp48" als Attribut. Synthesizer denken nicht auf Dateiebene. Solche Constraints werden teilweise als Attribute in der VHDL Datei hinterlegt oder dann in der Constraint Datei mit der Angabe der Instanzierungshierarchie. Das erlaubt es z. B. auch einen Hardware Teile der aus einer VHDL Datei kommt an einem Ort mit LUTs und am anderen Ort mit DSP Blöcken zu instanzieren. Man konsultiere das Handbuch des verwendeten Synthese-Tools. Ohne die Angabe desselbigen laesst sich keine Antwort auf die Frage geben. Es gibt fuer sowas typischerweise: - Attribute in VHDL (nicht portabel) - Toolspezifische Constraint-Files - Explizite Mapping-Regeln per eigene Namenskonvention (yosys) Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
