wie verilog tb analysieren

rammello_suff Gast #6917996
Lesenswert?
• ▲
▼ 
Hi habe eine Testbench zu einem IP von Xilinx.
Ist überschaubar und hat ca. 1273 Zeilen.
Allerdings bin ich mir nicht sicher wie man das ganze UML mäßig 
darstellen kann, damit man ein paar Abläufe besser nachvollziehen kann.

Wie macht ihr das immer?

https://www.xilinx.com/products/intellectual-property/do-di-10gemac.html
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
rammello_suff Gast #6918023
Lesenswert?
• ▲
▼ 
was mich auch interessiert, ob ihr eine testbench einfach so 
nachvollziehen könnt ohne eine solche Analyse des Codes zu machen.
Also wenn ihr einfach auf den code schaut und seht welche Funktion 
aufgerufen werden.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.