wie verilog tb analysieren

rammello_suff Gast #6917996
Lesenswert?
• ▲
▼ 
Hi habe eine Testbench zu einem IP von Xilinx.
Ist überschaubar und hat ca. 1273 Zeilen.
Allerdings bin ich mir nicht sicher wie man das ganze UML mäßig 
darstellen kann, damit man ein paar Abläufe besser nachvollziehen kann.

Wie macht ihr das immer?

https://www.xilinx.com/products/intellectual-property/do-di-10gemac.html
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
rammello_suff Gast #6918023
Lesenswert?
• ▲
▼ 
was mich auch interessiert, ob ihr eine testbench einfach so 
nachvollziehen könnt ohne eine solche Analyse des Codes zu machen.
Also wenn ihr einfach auf den code schaut und seht welche Funktion 
aufgerufen werden.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren