mikrocontroller.net

Forum: Platinen Eagle: GND Pins werden nicht mit GND Fläche verbunden


Autor: Björn Baier (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

bin gerade dabei (zwangsweise) schon mal eine Leiterplatte mit Eagle
neu zu routen. Dabei ist mir aufgefallen, dass die GND Pins nicht
komplett mit der GND Fläche verbunden werden (siehe angehängte Datei).
Wenn ich z.B. einen Pin habe der auf GND liegt und ich ein Polygon mit
GND habe, so werden diese "nur" über "Leitungen" verbunden und
nicht komplett. Woran liegt das, bzw. wie kann ich das abstellen?

Björn

Autor: Magnus Müller (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>> werden diese "nur" über "Leitungen" verbunden und nicht
komplett.

Das ist Absicht und auch gang und gebe. Wenn du die Pins vollständig
mit dem GND-Plane verbindest wirst du beim Löten nicht mehr aus dem
Fluchen heraus kommen ;)

>> bzw. wie kann ich das abstellen?

Wenn ich mich nicht irre kannst du das über die Einstellungen des DRC
(Design Rule Check) ändern... Siehe Eagle Hilfemenü.

Gruß,
Magnetus

Autor: Thomas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ist kein "Problem" sondern Absicht. So kann man die nämlich besser
löten ;-)

Autor: Björn Baier (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

danke für die schnellen Antworten.
Dachte schon ich mache da was falsch. Wenn die Pins komplett im GND
liegen: Lötkolben etwas länger drauflasse und eine "Pfütze" Zinn ist
an der richtigen Stelle. Wo ist das Problem?
Bei mir ist es meistens so, dass der Abstand Pin - Fläche so gering
ist, dass beim ätzen an der Stelle das Kupfer eh nicht komplett
weggeätzt wird, sondern nur "angenagt" ist. Aber das wird mit mehr
Erfahrung evtl. besser.

Björn

Autor: Thilo (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du kannst das abstellen indem Du beim Zeichnen des Flächenpolygons die
'THERMALS' auf 'OFF' stellst. Das sind die 'Schlitze' die die
Wärmeableitung beim Löten verhindern sollen.

Autor: Uwe ... (uwegw)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>>>Bei mir ist es meistens so, dass der Abstand Pin - Fläche so gering
ist, dass beim ätzen an der Stelle das Kupfer eh nicht komplett
weggeätzt wird, sondern nur "angenagt" ist. Aber das wird mit mehr
Erfahrung evtl. besser.<<<
Riecht nach Bügelmethode oder zu kurz entwickelt.

Beim DRC unter "Supply" kannst du beim "Isolate" den Wert für
"Thermal" höhersetzen, um die Lücke zwischen Pad und Fläche größer zu
kriegen. Die Dicke der Bahnen dazwischen entspricht übrigens den
"Width"-Wert der Fläche.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.