mikrocontroller.net

Forum: FPGA, VHDL & Co. Virtex4 vs. Spartan3


Autor: Rainer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen!
Ich würde gerne von den Xilinx Spartan3 FPGA´s zu den Virtex4 FPGA´s
wechseln. Da ich von nem Kumpel ein Board mit kaputten SX35 bekommen
habe und ich im Geschäft die Möglichkeit habe den BGA Chip
auszutauschen, hab ich mich im Internet nach diesem Chip umgeschaut.
Gefunden hab ich ihn bei Digikey für 300 irgendwas Euro.
Bei der Verzögerungszeit sind für diesen FPGA 10ns eingetragen, bei den
Spartan3 Typen nur 4ns. Bedeutet das, dass die Spartan3 FPGA´s schneller
sind als die neuen Virtex4 FPGA´s, oder werden die bis jetzt einfach nur
mit niedrigem Speedgrade hergestellt?

Außerdem würde es mich noch interessieren, wie viele Logik Zellen ein
24bitx24bit Multiplizierer in einem SX35 Verbrauchen würde. In meinem
nächsten Projekt werde ich nämlich recht viele dieser Blöcke benötigen
und da ich dafür jeweils 4 der Hardwaremultiplizierer benötige, dürften
die als fertige Harware zur Verfügung stehenen Reserven bald verbraucht
sein!

Gruß Rainer

Autor: nimbus4 (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Verzögerungszeiten von 10 bzw 4 ns sind Unsinn bzw ein Mißverständnis in
der Datenbank bei Digikey. Das sind Angaben zu den Speedgrades. 4 und 5
gibt's bei Spartan3 und 10,11 und 12 bei Virtex4. Größer heißt
schneller.

Autor: Andreas Schwarz (andreas) (Admin) Benutzerseite Flattr this
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Angaben von Digikey sind mit Vorsicht zu genießen, da steht
regelmäßig Unsinn drin.

Autor: Rainer (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
danke, das beruhigt mich jetzt schon mal!
Aber dann wär halt noch die Frage mit den Multiplizierern, da ich
sicherlic 100 dieser Multiplizierer brauche und so viele
Hardwaremultiplizierer gibt der SX35 leider nicht her. Wobei man auch
einen 18x18bit hardware Mul. und dann noch zwei 18x6bit und einen
6x6bit Mul. aus der Virtex4 Logik benutzen könnte. Mit der
Additionslogik der ExtremeDSP´s müsste sich damit doch auch leicht ein
24x24bit Mul. aufbauen lassen.

Gruß Rainer

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Werf doch mal den CoreGen an und erzeuge dir ein parr MUL ohne das
MUL18x18 Macro zu benutzen. Der CoreGen sagt zuverlässig wie gross sein
Block ist.

BTW: 100 Multiplizierer sind IMHO zu groß für einen FPGA. Besser du
planst xtra hohen Takt für die Multis, also mehre Multis in einem
Datentakt (wenns unbedingt sein muß). Was solls denn werden?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.