Forum: FPGA, VHDL & Co. Erweiterung meines CPLD-Zählers


von Holger (Gast)


Lesenswert?

Hallo,

in diesem Thread
(http://www.mikrocontroller.net/forum-extern/read-9-385752.html#new)
wurde ein Zähler ausführlich beschrieben. Ich möchte den Zähler nun so
erweitern:

- zwei Clock-Eingänge
- ein zusätzlicher PIN zur Auswahl der entsprechenden Clock-Leitung



Meine Frage: Wirken sich zwei gleichzeitig anliegende Clock-Signale
aus?

Also ich habe den ersten Eingang gewählt und da liegen 50MHz an. Und am
zweiten was weiß ich 21MHz.


Holger

von Jürgen Schuhmacher (Gast)


Lesenswert?

Also entweder verwendest Du zwei verschiedene Clock-Domains und mapst
den Zähler, dann kannst Du konventionell programmieren (je ein enable
und ein clock'event mit gegenseitigem counter reload mit anderem
copunterwert bei fallender Flanke des eigenen Taktes, oder du führst
beide Clocks als Enable-Leitungen aus und clocks noch höher. Z.B.
könnte man mit mindestens 100Mhz Takten und dann das Zählerregister mit
den beiden anderen Takten wieder in die eigene lokale Clockdomain
übernehmen. Wenn Du die beiden Takte nnur für diese Zählaufgabe benutzt
und sonst nichts damit anfängst, reicht es, die beiden Takte mit hohem
Takt (Wieder >100) einzusynchronisieren und dann einen Zähler damit zu
treiben.

von T.M. (Gast)


Lesenswert?

Ich würde 2 getrennte Zähler nehmen und an den Ausgängen durch einen Mux
den Wert wählen, den ich brauche. Clocks zu multiplexen ist keine gute
Idee. Und ein für Clock-Enable für die 2 Clocks müsste man ja ein
gemeinsames Vielfaches der Taktraten finden, das stelle ich mir bei 50
und 21 MHz bissl bescheiden vor.


T.M.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.