Gast
#418261
Hallo!
Ich moechte einen generischen Taktvorteiler entwerfen:
entity ClockDivider is
generic
(
ClockDivisor : positive
);
port
(
ClockInput : in std_logic;
ClockOutput : out std_logic
);
end ClockDivider;
Abhaengig vom Wert des generics ClockDivisor
brauche ich einen mehr oder weniger breiten
Zaehler (std_logic_vector) zur Realisierung
des Taktvorteilers. Soll durch 1000 geteilt
werden, muss er 10 Bit breit sein, soll durch
100 geteilt werden, genuegen 7 Bit.
Wie ermittle ich zur Compile-Zeit die Breite
dieses Zaehlers?
Danke und bis bald.
Guido