Gast
#418452
hallo, mit der fusion family von actel ist es möglich einen analog block direkt auf dem fpga zu konfig. ich benutze hierzu die freie software libero, eine toolsammlung. mit dem tool smartgen ist es möglich automat. einen analogblock mit analogdigitalwandler zu erstellen und die werte über einen kleinen process (in vhdl source code) aus dem assc-ram auszulesen. leider musste ich feststellen, dass der analogblock wohl nicht arbeitet, da ich auf dem signal datavalid, assc-done, etc. keine flags bekomme (mit logic analyzer harwaremäßig gemessen). frage: wie gehe ich vor, bzw. was muss ich beachten, wenn ich einen anlog block mit smartgen generiere? heidi