mikrocontroller.net

Forum: FPGA, VHDL & Co. Latch XY has unsafe behavior


Autor: Dennis Lickay (deluru)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Ich möchte einen Manchester-Encoder in VHDL programmieren, also 8-Bit
Eingangsdaten und 8-Bit + 1 Parität Ausgang (Pulsbreite wird dabei noch
angegeben). Habe dabei Warnings und kann diese nicht genau zuordnen
(VHDL-Amateur :-))

Könnte mir vielleicht jemand helfen? Danke!!
DeLUru


Latch ManchesterEncoder:Encoder|data_reference has unsafe
behavior  Ports D and ENA on the latch are fed by the same signal
ManchesterEncoder:Encoder|act_state.generate_data

Latch ManchesterEncoder:Encoder|clock_reference has unsafe behavior
Ports D and ENA on the latch are fed by the same signal
ManchesterEncoder:Encoder|act_state.generate_data

Latch ManchesterEncoder:Encoder|\PublicProcess:act_data_idx[3] has
unsafe behavior
Ports D and ENA on the latch are fed by the same signal
ManchesterEncoder:Encoder|act_state.generate_data

Ports D and ENA on the latch are fed by the same signal
ManchesterEncoder:Encoder|act_state.generate_dataLatch
ManchesterEncoder:Encoder|\PublicProcess:data_counter[0] has unsafe
behavior

Autor: Sven Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin...

Auweia mach da erstmal was synchrones draus.
Ansonsten ist das doch Klartext: Du führst ein Signal an ENA(ble?) und
D eines Latches (eh schon bäh). Nennt sicht racind condition, außerdem
hast du immer das gleiche Signal drin, nämlich das enable, wenn das
schneller ist, oder das non-enablem, wenn die Daten schneller sind.

--
 SJ

Autor: Dennis Lickay (deluru)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

Ich habe das ganze ein bischen umgeschrieben. In der Simulation kommt
aber das raus was ich möchte, trotzdem sieht die HW-Implementierung
anders aus (also am laufenden FPGA). Hat jemand eine Idee?

DeLUru

Autor: Sven Johannes (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Moin...

du hast ja auch nichts (wesentliches) geändert. Hast du mal ein Post
P&R Simulation gemacht? Geht mit hoher Wahrscheinlichkeit in die
Wicken.

Der process "Statemachine" reagiert auf (eigentlich alles) Data_in
und übernimmt den Wert dann gleich in Variable. GANZ böse!
Synchronisier das auf einen clk und die Probleme lösen sich auf.

--
 SJ

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.