Idealer Operationsverstärker mit VHDL-AMS

Hallo,

ich möchte einen idealen Operationsverstärker mit einer Open-Loop Gain
von 1000 in VHDL-AMS programmieren. Sollte ja eigentlich nicht allzu
schwer sein, aber beim kompilieren krieg ich eine Fehlermeldung mit der
ich nichts anfangen kann, und ich sehe auch nicht wo ich in meinem Code
einen Fehler habe. Hoffe das mir hier jemand helfen kann, vielen Dank
schon mal im voraus!
Hier der Code:

library ieee_proposed;
USE IEEE_proposed.electrical_systems.ALL;

entity op_amp is
  port(terminal plus_in, minus_in, output: electrical);
end entity op_amp;

architecture ideal of op_amp is
quantity p_in across ip_in through  plus_in to electrical_ref;
quantity m_in across im_in through minus_in to electrical_ref;
quantity outp across i_out through output to electrical_ref;


begin
  outp == (p_in - m_in) * 1000.0;

end architecture ideal;