mikrocontroller.net

Forum: FPGA, VHDL & Co. keep hierarchy verändert Funktion?


Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo miteinander,

ich habe hier ein fremd-design für Spartan2 unter ise8.2 .
Je nach Einstellung der Sytnheseoption von Keep hierarchy (YES|NO)
funzt oder funzt nicht eine designecke. Keep hierarchy=no bewirkt dass
nach der synthese alle subcomponenten zu einer zusammengefasst werden.

Was könnt die ursache sein? Fehler im XST kann ich (fast)
ausschliessen, ich tippe auf fehlende constraints. Hinweise?
Radschläge?

Autor: T.M. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also wir müssen das Setting immer auf yes setzen, wegen der part.
Rekonfiguration. Machen das aber mit einem "richtigen" Synthesetool
(Leonardo) ;-) An der Funktion dürfte sich aber nichts ändern.
Höchstens vielleicht an der Platzierung, kannst ja mal versuchen RANGE
Constraints für die Module anzugeben. Mehr als diese Constraints machen
wir auch nicht.

Also:
1. das Modul mit einem AREA_GROUP Constraint mit einem Namen
kennzeichnen
2. RANGE Constraint auf diesen Namen setzen, da einfach ne gewünschte
Fläche des FPGA angeben.

Aber eigentlich dürfte das nur für part. Rek. von belang sein, um zu
verhindern, das die Flächen der statischen / dynamischen Module sich
überschneiden.


T.M.

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Fehler im XST kann man eigentlich nie ausschließen.
Wenn das Design voll sychron ist, dann darf sich mit keep hierarchy
nichts ändern, constraints hin oder her.
Vielleicht ist retiming aktiviert, dann ist es dem Compiler erlaubt die
Logik noch ein bischen mehr durcheinanderzuschütteln.
Ist eine Post-Synthese Simulation zu aufwändig?

Grüße
Klaus

Autor: Kest (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Diese Keep-Hierarchy ist schon eine tückische Sache. Wenn das Design
flackgekloppt wird, kann der Platzierer vieles einfach nicht finden --
Constraints Problem.

Wieso es mal geht, mal nicht, kann ich nicht sagen, wahrscheinlich sind
die Tools doch blöde :-o Habe mal so ein Fall gehabt, wo ein (altes)
Design gar nicht ging (oder nur sporadisch). Erst als ich die
Constraints gelöscht habe und alles dem Platzierer überlassen habe
funktionierte es! Du solltest also versuchen nach und nach die
Constraints löschen, bzw. nur die wichtigsten lassen.

Kest

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
So jetzt gehts wieder (mit und ohne hierarchie), ich habe so ziemlich
alles constraint was ging. also den tools die freiheitsgrade genohmen.
Wahrscheinlich sind durch das flachkloppen pfade zwischen verschiedenen
Timinggroups oder aus diesen "gewandert". Vielleicht habe ich auch
zuviele wildcards (*) in den constraints.

Jetzt gehts an die eigentlich Arbeit (30 min vor regulären feierabend
:-( ).

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.