VHDL Case statement covers only 4 out of 81 cases.

123 Gast #418549
Lesenswert?
• ▲
▼ 
Hi,
Modelsim meldet bei folgendem cod den feler:Case statement covers only
4 out of 81 cases.
Aber warum? Bei 2 bit gibt es nur 4 Möglichkeiten und nicht 86!

CASE instruction_register( 15 DOWNTO 14 ) is

 when "00" => linear_address <= DPP0(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));
when "01" => linear_address <= DPP1(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));
when "10" => linear_address <= DPP2(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));
when "11" => linear_address <= DPP3(3 downto
0)&(instruction_register( 13 DOWNTO 0 ));


end case;
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
+++ Gast #418552
Lesenswert?
• ▲
▼ 
Man sollte immer auch ein "when others" hinzufügen, auch wenn es
eigendlich überflüssig ist, dann passiert das nicht. Du musst bedenken,
dass man bei den erweiteren Signaltypen nicht nur mit  0 und 1 arbeitet,
sondern auch mit undefinierten, starken oder schwachen Zuständen.
Alternativ könnte man bit_vector nehmen, der kennt nur 0 und 1. So
sollte man das Probelm aber nicht lösen.

+++
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren