Forum: FPGA, VHDL & Co. Geschachtelte Always@?


von Stefan Joeres (Gast)


Lesenswert?

Tach zusammen,

ist folgendes in VHDL möglich ? Und falls ja, wie wäre die korrekte
Syntax ?

if signal 1
 then
   (Liste von always prozessen)
  else
   (Liste von anderen always prozessen)


Ich möchte nicht die (bereits existierende Liste von always Prozessen
nochmal anfassen und das signal 1 da in die Routinen integrieren.

Gruß,

Stefan

von Dirk (Gast)


Lesenswert?

HI,

ich verstehe nicht ganz was du meinst, aber vielleicht meinst du es
so:

if signal = '1' then
enable_module0 <= '1';
enable_module1 <= '0';
else
enable_module0 <= '0';
enable_module1 <= '1';

end if;

In dem Fall werden die anderen Processe ueber ein Enable Pin
eingeschaltet bzw ausgeschaltet.

von Stefan Joeres (Gast)


Lesenswert?

Genauso in der Art habe ich das gemeint, allerdings OHNE das ich die
anderen Processe irgendwie mit nem "extra" - enable Pin versehen
muss. Diese Blöcke sind nämlich teilweise schon fertig geschrieben und
bestehen aus vielen Einzelprozessen.

Konkret geht es darum zu verschiedenen Zeitpunkten verschieden
detaillierte Implementierungen desselben Blocks zu "aktivieren" und
somit Simulationszeit zu sparen.
So ist zum Beispiel bei gewissen Hochfrequenzanwendungen lediglich die
mittlere Ausgangsleistung eines Blocks interessant, nicht jedoch das
Signal selber, so das man den Block "starten" kann und sobald er
eingeschwungen ist nur noch die mittlere Ausgangsleistung als
Signalwert übergibt. Letzteres getriggert durch ein externen globalen
Steuerblock. Geht sowas ?

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.