Forum: FPGA, VHDL & Co. Spartan 6 XST mult_style XCF Datei


von Nils F. (Gast)


Lesenswert?

Weiß jemand wie ich den mult style für entities innerhalb einer generate 
loop festlegen kann? Das Problem ist, dass ich zu viel RAM benutze und 
irgendwer bei xilinx fand es sinnvoll routing Ressourcen zu teilen also 
kann man nicht RAM und multipler gleichzeitig nutzen wenn die Zellen 
gegenüber liegen. Also dachte ich mir ein paar multipler als lut 
auszuführen. Das geht auch im xcf für das ganze entity aber ich will das 
für generates.

von Учиться, учиться, снова учиться (Gast)


Lesenswert?

> Also dachte ich mir ein paar multipler als lut
auszuführen.

Multiplizier als LUT fressen aber gehörig Ressourcen im Vergleich zu 
DSP48 makros. Und wenn dir dieDSP-Makros im Spartan-6 ausgehen, dann 
haste ein prinzipielles Problem mit der gewählten Architektur das man 
nicht mit einem Toolchain-switch lösen kann.

siehe auch UG389, https://docs.xilinx.com/v/u/en-US/ug389

von Martin S. (strubi)


Lesenswert?

Wenn ich mich recht erinnere (allerdings war das ein Spartan3E), war das 
immer ein bisschen Iteration, die Namen der instanzierten Primitiven aus 
der generate loop zu ermitteln und dann die Constraints nachzutragen.
Die haessliche Variante waere sonst: Wrapper fuer manuell instanzierte 
multiplier mit Attribute im VHDL-Source, oder gleich einen LUT-basierten 
Multiplier-Generator nehmen. Fuer gewisse 'abgeschnittene' 
Multiplikationen in groesserer Zahl macht die LUT-Basis zudem mehr Sinn 
und man hat das Routing-Problem bei den klassischen DSP-Architekturen 
nicht.
Via yosys hat noch mehr Feinkontrolle, aber der Umstieg ist auch nicht 
mal so eben gemacht und fuer Spartan6 frickelig, da man immer noch die 
ISE bemuehen muss.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.