mikrocontroller.net

Forum: FPGA, VHDL & Co. mehrere EDN-Files


Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo ich habe ein neues Projekt erstellt. Dort habe ich als TopSheet 
nicht ein Schematic, sondern Netzlisten ausgesucht. Als Netzliste habe 
ich das Projekt angegeben. Jedoch befinden sich im Projekt noch 
Block-Rams, die auch eine Netzliste besitzen. Wenn ich das Erzeugen des 
Konfigurationsfiles starte dann kommt folgende Fehlermeldung:

gdBuild:604 - logical block 'Signal_Analysis_Modul_Average_Modul_U4' 
with
   type 'Memory_U4' could not be resolved. A pin name misspelling can 
cause
   this, a missing edif or ngc file, or the misspelling of a type name. 
Symbol
   'Memory_U4' is not supported in target 'spartan3'

Ich habe diese Netzlisten auch, jedoch weiß ich nicht wie ich diese 
zusätzlich ins Projekt einbinden sollt. Mit hinzufügen habe ich es schon 
versucht.

Weiß jemand einen RAT?

Grüsse

Michael

Autor: fpgaküchle (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Du musst den Suchpfad von ngdbuild um das verzeichniss mit deinen 
netzlisten erweitern. Siehe beiliegenden screenshot.

Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
toll danke. Hatte ich schon immer gesucht :-)

Wieso steht denn bei Dir Gast hinter?

Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Wo sieht man denn bei ISE wie schnell die Schaltung ist? (wie hoch darf 
die maximale Frequenz sein)

Autor: Fpga Kuechle (fpgakuechle) Benutzerseite
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Moin'le

gaststatus: ich looge mich kaum unter meinen Forumsaccount ein, unter 
den für das wiki schon (aber der gilt seltsamerweise nichts fürs Forum? 
Und ich hab nicht alle Passwörter im Kopf. Auch hat es wohl eine 
Änderung in der Forumssoftware gegeben, vor ca 4 Wochen wäre ich kein 
Gast.

Max. Frequenz: Die maximale frequenz wird nirgends angezeigt. Zumindest 
nicht bei FPGA's (vielleicht bei CPLD's). BeiM "FPGA-Compilieren" gibt 
man eine Frequenz vor und nach dem Place und Route sagen dir die Tools, 
ob der FPGA diese Frequenz schafft und wie gut (wieviel Luft ist). Gibst 
du eine andere (höhere) Frequenz an, wird ein neuer FPGA gebacken, der 
deutlich über die Angaben des ersten liegen kann.

Diese Info über die erzielte Taktung steht im Place und Route report, 
die ISE erzeugt ein File namens *.par, da stehts auch drin.

Wie man sich in der ISE hinklickt, zeigt der screenshot.

Autor: Michael (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Ich verwende selber Protel DXP. Das Programm erzeugt mit Hilfe von ISE 
das Konfigurationsfile. Nachdem alles fertig ist, kommt ein Popup, das 
die maximale Frequenz anzeigt. Ich dachte diese kommt von ISE.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.