Forum: Mikrocontroller und Digitale Elektronik Logik Analyser


von Worf (Gast)


Lesenswert?

Hi,

hier wurde vor kurzem ja mal intensiv über den Logic Port für
knapp € 400,- (mit Zoll) diskutiert und ich bin schwer am
überlegen, mir den auch zuzulegen. Ist ja bald Weihnachten... =)

Vieleicht können die, die ihn sich damals schon gekauft
haben, ja nochmal einen kurzen Zwischenbericht abgeben,
ob das Gerät wirklich so gut ist, wie es in der Anfänglichen
Euphorie empfunden wurde oder ob es inzwischen irgendwelche
Probleme gibt?

Ich habe bei günstigen Geräten (insbesondere Oszis) nämlich oft
gemerkt, dass beim Ausreizen der technischen Möglichkeiten
fehlerhafte Messungen die Folge sein können. Solche Fehler bleiben
öfter unentdeckt als man denkt, da preiswerte Geräte selten von
Personen gekauft werden, die die technischen Möglichkeiten
voll ausnutzen bzw. die nicht immer das Wissen haben, wie man
Messungen durchführt, die das Gerät fordern.

Da € 400,- eine Menge Geld für mich sind und ich das Gerät
dann auch mehrere Jahre einsetzen möchte, interessiert mich,
ob das Gerät gerade im oberen Frequenz-Bereich zuverlässig
arbeitet, was die Triggerung und auch die Dekodierung der
Daten angeht. In ein paar Jahren werde ich bestimmt mit
Frequenzen um die 200 Mhz arbeiten und da würden mich schon
heute ein paar eher "anspruchsvolle" Messungen mit dem
Logik Analyser sowohl im Timing- als auch im State-Mode
interessieren (serielle Schnittstelle zähle ich NICHT dazu!
Das ist Kinderkram, wenn die technischen Daten des Gerätes
stimmen). Eventuell hat ja jemand inzwischen mal am Datenbuss
des Mainboards oder an Gigabit-Ethernet ein paar kleine
Messungen vorgenommen und diese auch verifiziert (z.B.
MAC-Adressen überprüft oder mal ein Test-Datenpaket mit
speziellen Bitmustern analysiert)?

Dankeschön,

Worf

von Worf (Gast)


Lesenswert?

Achso, Gigabit-Ethernet wird wahrscheinlich wegen der Echokompensation
und den verschiedenen Spannungen bei 5PAM wohl nicht so ohne weiteres
mit dem Logic Port zu messen sein...da habe ich nicht nachgedacht =?

Mfg,

Worf

von Dirk (Gast)


Lesenswert?

Hallo, ich bin seit Wochende Besitzer dieses LA. Messungen in diesen 
Freq. Bereich (200MHz) sind plausibel. Ich hab mir einen 100MHz Patter 
Geneator in einem FPGA programmiert und die Daten verifiziert. In der 
Timing Analyse ist die Samplezeit extrem kurz. In meinen Augen reicht 
die Samplezeit kaum vor grössere Sachen. Im Moment analysiere ich einen 
AVR mit 4 MHz und einer Samplingrate von 10MHz. Bei der Samplingrate ist 
die Samplezeit ausreichend.

Gruß,
Dirk

von Worf (Gast)


Lesenswert?

Hi Dirk,

danke für Deine Antwort...bedeutet das, dass der Speicher mit
2048 samples trotz Kompression nicht so ganz ausreicht?

Wie sahen denn Deine Testmuster aus und mit welcher Modulation
und bei welcher Frequenz hast Du die Messung durchgeführt (ich
vermute mal mit 200 Mhz, also 5 Nanosekunden 'Sample Period')?

Wieviele Bits bzw. wieviele Mikrosekunden konntest Du bei 200 Mhz
(=5ns) denn aufzeichnen? Der Logic Port soll ja eine Hardware-
Kompression haben, so dass die 'Sample Period' eigentlich keinen
großen Einfluss auf die Anzahl der aufgezeichneten Bits haben sollte.

Das die Samplezeit bei 100 Mhz in Abhängigkeit von den Daten lediglich
10 mal so kurz sein kann wie bei 10 Mhz verstehe ich, aber die Anzahl
der aufgenommenen Bits sollte doch gleich sein, sofern man die gleichen
Testpattern und die gleiche Modulation verwendet, oder nicht?

Mfg,

Worf

von Dirk (Gast)


Lesenswert?

Ich konnte bis jetzt nur die Timing Analyse testen, weil die State 
Analyse nur mit externen Clock funktioniert.

Ist die Hardwarekompression nicht nur bei der State Analyse möglich? In 
dieser Hinsicht bin ich mir nicht sicher, ob die Kompression auch in der 
Timing Analyse möglich ist.

>danke für Deine Antwort...bedeutet das, dass der Speicher mit
>2048 samples trotz Kompression nicht so ganz ausreicht?

Es kommt wohl drauf an was man machen möchte. Ich würde gerne komplette 
Protokolle analysieren und dafuer sind die 2048 Samples viel zuklein.

>Wie sahen denn Deine Testmuster aus und mit welcher Modulation
>und bei welcher Frequenz hast Du die Messung durchgeführt (ich
>vermute mal mit 200 Mhz, also 5 Nanosekunden 'Sample Period')?

Der FPGA hat mir ein Testpattern ausgegeben mit 100 MHz. Das Pattern 
hatte ich mir aus einfachen Zaehlern erstellt. Die Daten wurden mit LA 
auf 5ns Sample Period gemessen und ich konnte kein Fehler feststellen.

>Wieviele Bits bzw. wieviele Mikrosekunden konntest Du bei 200 Mhz
>(=5ns) denn aufzeichnen?

Oh, die genaue Zeit hab ich mir nicht gemerkt muesste ich nochmal schaun 
, aber ich bin ab heute abend auf Geschaeftsreise für 1 Woche und komme 
somit nicht zum testen. Ich hoffe zum Wochenende wieder zu Hause zusein 
und dann noch einige Test's zumachen.

Kann jemand bestätigen das die Hardwarekompression nur in der State 
Analyse möglich ist oder auch in der Timinganalyse?



Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.