Leiterbahnen in Schlangenlinien

Hier ist übrigens ein schönes Beispiel zu sehen welche Schlangenlinien 
ich meine:

http://www.grobi.tv/opencms/seiten/neuigkeiten/news-aktuell/denon3930.html

Gruß, Franko

wegen HF-Teufelskram bei sich schnell ändernden Pegeln, Ecken wirken da 
wie Antennen.

Daniel hat schon recht: Bei den Taktraten müssen alle Leiterbahnen, die 
synchron bearbeitet werden, gleich lang sein. Da kommts u.U. auf jeden 
Millimeter an. Kleiner Anhaltswert: Strom breitet sich im Leiter 
ungefähr mit Lichtgeschwindigkeit aus, d.h. 1 cm Leiterbahn mehr 
bedeutet (wenn man wirklich Lichtgeschwindigkeit annimmt) mehr als 30 ps 
Laufzeitunterschied, das kann im oberen MHz- bzw. im GHz-Bereich schon 
zu Problemen führen.

wurde aber früher so gemacht, schau dir mal die Leiterplatte von 
Apollo-Flugzeug an, 90° Winkel sollen HF-Sender^10 sein, Zitat Dozent 
Leiterplattentechnik Technikerschule Berlin.

sorry Bild nicht gesehen

Hallo!

Naja, mir ist auch aufgefallen das hier versucht wird alle Leiterbahnen 
ungefähr gleich lang zu machen. Aber irgendwie fällt es mir schwer zu 
verstehen das es da um Laufzeitunterschiede geht.

Die Laufzeiten auf Leiterbahnen liegen doch in der Grössenordnung von 
5ns/m. Bei einem Längenunterschied von 2cm wären das also 100ps. Bei dem 
Bild des DVD-Players weiss ich nicht um welche Geschwindigkeiten es geht 
aber genau das gleiche hab ich auch schon auf PCI-Karten gesehen. Und 
zwar an den Leiterbahnen direkt an den Steckkontakten. Und bei einem 
PCI-Bus mit 33MHz kann ich mir nicht ganz vorstellen das diese 100ps 
kritisch sind.

Gruß, Franko

Elektronik-CAD-Tools machen das heutzutage automatisch. Das ist kein 
grosser Aufwand mehr.

Und auch wenn eine Schaltung mal nicht so schnell getaktet wird, muss 
man verdammt aufpassen, dass nicht irgendwelche Setup- und 
Hold-Bedingungen verletzt werden. Da können Dich bei unsauberem Design 
schnelle ICs auch verarschen, wenn sie ganz langsam getaktet werden.

Contamination Delay ist bei ICs oft gar keine angegeben, also muss man 
annehmen, dass ein Datum sofort bei einem neuen Taktzyklus wechselt. Und 
das Ding, das daneben auf denselben Takt horcht, der aber einige ps 
später ankommt... wird der jetzt noch das alte oder schon das neue 
bekommen? Und der hat dann wieder eine Hold-Zeit, die laut Datenblatt 
eingehalten werden muss.... etcetc.... solche Dinge können schon bei 
ganz langsam getakteten Schaltungen passieren. Denn irgendwie passiert 
dann immer alles genau dann, wenn getaktet wird. Und dann ist Pause 
angesagt, bis der nächste Takt kommt.
Der Grund, dass es immer wesentlicher wird, auf Picosekunden zu achten, 
ist, dass die ICs an sich einfach schneller werden. Und denen ist es 
wurscht, ob sie nun mit 100MHz oder 32kHz getaktet werden.

Gruss
Simi

Ach, herrlich, immer diese Spekulationen :-)

Also: Es geht dabei um Laufzeiten.

Und: Es gibt Specs, wie lang die Leiterbahnen wo sein müssen. Ich bin da 
inzwischen zwar schon ein paar Jahre wieder raus, aber was mein Hirn 
noch hergibt, sind genau 1 Inch für die Clock-Leitung auf einer 
PCI-Karte und für dieselbe Leitung auf dem Motherboard 3 Inch.

Bei AGP und den Clocks für DDR- und RAMBUS-RAMs gilt ähnliches. Dafür 
hab ich allerdings nicht selber layoutet...

Grüße Johannes

es geht dabei definitiv um die anpassung der laufzeit auf den 
leiterbahnen - punkt! ;-)

Moin...

nur mal so als Hausnummer:
Bei einem DDR-Ram Interface macht es sogar Unterschiede ob die Lagen im 
Sandwich verlaufen oder an der Oberfläche. Richtwert war ca. 155ps/inch 
und der schwankte dann um etlich Prozent, je nach Schichtaufbau.

Das Auge das man mit seinem verschobenen Takt dabei treffen muss ist so 
ca. 1,5ns groß, viel Spass wenn die Flanken dann auch noch auf 
Wandeschaft gehen.

--
 SJ