Ethernet mit STM32F767ZI, LAN8742a und BEL (08B0-1B1T-36-F)

Christian H. #7862699
Lesenswert?
• ▲
▼

Hallo Zusammen,

ich bin hier etwas am verzweifeln... Ich bekomme den 100Mbit Link einfach nicht zustande. Als Grundlage für meine selbst entwickelte Platine habe ich als Referenz das Design vom NUCLEO-Board (MB1137, NUCLEO-144pins_Altium_Schematics-Layout). Das Layout habe ich nach den Referenzdesign vom PHY gemacht (4-Lagen).

Geändert habe ich, dass ich anstatt des Magnetics einen MagJack von Bel verwendet habe 08B0-1B1T-36-F. Dieser ist ebenfalls 10/100Mbit fähig. Da die Leitungsführung für RX+- und TX+- sich vom PHY zum MagJack kreuzen würden habe ich RX+- mit TX+- paarweise getauscht. Das sollte lt. LAN8742A mit Auto-MDIX funktionieren. Den PHY-Reset Pin habe ich auf den MCU GPIO gelegt.

Mein Signale sehen für meinen Wissensstand sehr gut aus (siehe Bilder bei Aushandlung 100Mbit):

  • Gutes 50MHz Signal von PHY zu MCU
  • RX+- wie auch TX+- hat saubere Pegel und keinen Versatz
  • Spannungsversorgung ist stabil mit 30mV maximales Rauschen

Wenn ich den PHY manuell über Register auf 10Mbit stelle habe ich sofort einen Link und alles funktioniert. Wenn ich jedoch den PHY normal starte, also mit Auto Aushandlung bekomme ich keinen Link. Er wechselt auch nicht automatisch auf 10Mbit. Eine LED am MagJack leuchtet dann dauerhaft und die andere blinkt ständig ganz schnell. Ich vermute er versucht die ganze zeit die Aushandlung.

Was habe ich bisher gemacht:

  • alle Lötstellen nachgelötet. -> kein Unterschied
  • MagJack auf der Gegenseite angelötet um RX+- Verdrehung auszuschließen. -> kein Unterschied
  • USBLC6 entfernt, wg. eventueller Kapazitäten -> kein Unterschied

Vielleicht kann mir jemand weiterhelfen oder einen Tip geben, es ist bisher meine erste Platine und somit ist mein Wissensstand noch nicht ausgereift.

Schöne Grüße und vielen Dank Christian

Angehängte Dateien:
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Flo (Firma: HEMI) #7862856
Lesenswert?
• ▲
▼

Mach mal deinen R17 raus.

Der PHY wird durch diverse PU/PD im Einschaltmoment konfiguriert ("Bootstrap").

Zusätzlich probier' es auch mal mit einer anderen Gegenstelle. Es gab früher z.B. mit Netgear ganz gerne Deadlocks, so dass sich die beiden Seiten unendlich lang selbst versucht haben zu negoieren.

Antwort Zitieren Bearbeiten Löschen Beitrag melden
Christian H. #7863081
Lesenswert?
• ▲
▼

Hallo Florian,

danke für deinen Hinweis mit R17. Ich dachte, den ziehe ich ganz sicher auf LOW. Jedoch steht im Datenblatt das man diesen floaten lassen soll. Ich habe diesen nun entfernt.

Leider macht es keinen Unterschied. Er versucht weiterhin die Aushandlung zu schaffen (LED1 blinkt ständig mit ca. 12Hz).

Ich habe das gute Stück nun an drei verschiedene Gegenstellen mit unterschiedlichen Netzwerkkabeln angesteckt. Leider immer das gleiche.

Auch habe ich nun den PHY einmal ausgetauscht, auch das war nicht von Erfolg gekrönt :/

  • Kann so etwas ein Herstellungsfehler der Platine sein? ... Aber dann müsste es ja irgendwo etwas unerwartetes zu messen geben.
  • Der MCU spielt in dieser Phase ja auch noch keine Rolle?!

Gruß Christian

Antwort Zitieren Bearbeiten Löschen Beitrag melden
Christian H. #7871617
Lesenswert?
• ▲
▼

Hallo Zusammen,

ich wollte kurz Feedback geben, wo mein Problem lag... Mein Footprint des Quarz war falsch. Das interessante ist, dass der PHY trotzdem ein gutes 50MHz RMII Clock-Signal erzeugt. Auch auf dem Pad welches somit keinen "logischen" Kontakt hatte, konnte ich ein sauberes 25MHz Signal messen.

Aber gut... nun funktioniert alles.

Gruß Christian

Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren