Cyc IV GX refclock in Quartus Lite

Hallo zusammem

Ich habe ein grösseres Problem meinen REFCLK0 (100MHz LVDS) in meinem ALTGX an der QL0 zu verwenden. Im Quartus lite (18.1 sowie 22.1.2) existiert (meines Wissens) keine Möglichkeit die Special functions der Pins manuell zu wählen und wenn man diesen Input mit dem PLL ALTGX verbindet sollte er automatisch erkennen, dass es sich um einen REFCLK handelt.

Ich erhalte jedoch die Fehlermeldung dass die default 2.5V I/O an diesem Pin nicht erlaubt sind. Also irgendwie ist Quartus im Irrglaube, dass ich diese PINs nicht als refclk nutzen möchte.

Projekt im Anhang

1

    -- Dedicated REFCLK pair

2

    SIT_CLK0_p : in  std_logic;

3

    SIT_CLK0_n : in  std_logic;

Sind die problembehafteten Signale