Forum: FPGA, VHDL & Co. Verifikation mit eigenem Userinterface


von bergvagabund (Gast)


Lesenswert?

Hallo,

ich hätte eine Frage bezüglich den Möglichkeiten der Verifikation mit 
ModelSim.

Ich würde gerne beim Start der Testbench, im Konsolenfenster von 
ModelSim per Tastatur bestimmte Sachen eingeben. Die Testbench soll dann 
je nach Eingabe entsprechend darauf reagieren (z.B. Auswahl eines von 
mehreren Testszenarien).

Die Textausgabe auf der ModelSim Konsole geschieht ja mit Hilfe des 
"report" Statements und funktioniert auch tadellos. Auch der File I/O 
klappt prima, aber ich möchte ja nicht vor dem Start der Testbench 
zuerst eine Art Konfigurationsfile editieren müssen um ein Testszenario 
auswählen zu können.

Es müsste doch auch für die Tastatureingabe etwas entsprechendes geben. 
Hab allerdings bisher nichts finden können. Wisst Ihr wie man sowas 
macht?

Vielen Dank für Eure Hilfe.

Bergvagabund

von bergvagabund (Gast)


Lesenswert?

Hab vergessen zu erwähnen dass ich als Simulationssprache natürlich VHDL 
verwende.

Bergvagabund

von Klaus F. (kfalser)


Lesenswert?

VHDL kennt leider keine Tastatureingabe.
Du könntest aber für jedes Testzenario eine eigene Architecture oder 
eine Configuration schreiben.
Oder Du konfigurierst deine Testbench über Generics, welche Du beim 
Aufruf von vsim angibst.

Klaus

von bergvagabund (Gast)


Lesenswert?

Schade dass VHDL sowas fundamentales wie Tastatureingabe nicht kann.

Aber ich werde gleich mal die anderen Möglichkeiten ausprobieren.

Vielen Dank nochmals.

Bergvagabund

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.