Gast
#455579
Hallo Für einen MP3 Player benutze ich als MC einen PIC, nun brauche ich aber quasi eine I/O erweiterung für die HDs und RAMs. Gerne würde ich um mein Wissen zu erweitern Zeit und ein bisschen Geld investieren einen IDE / RAM Controller zu realisieren. Man könnte klarerweise einfach irgendwelche Logikbausteinen nehmen etc. aber ich möchte mich mal an diese Technologie nähern. Das ganze hab ich mir so vorgestellt: MC ----- SPI(FPGA)---Parrallel out So das ich zum beispiel zuerst den Chip wählen kann , RAM oder IDE Dann den Befehl schicke Dann für IDE eine 32 bit addresse schicke / RAM 19 bit Der FPGA / CPLD soll dann alles reglen mit umschalten der CS1/CS0 AD0-AD2 an der HD. Je nachdem kommen dann die Daten dann raus über den SPI_out oder ich schreibe noch Daten rein die geschrieben werden (nur RAM). Ich habe noch 0 Erfahrung mit VHDL hab mich aber schon einige Stunden damit befasst, jedoch selber noch nichts gemacht. Was würdert ihr nehmen FPGA oder reicht ein CLPD? Ich kann C programmieren für MCs, es gibt ja auch ein C für FPGAs hab ich gesehn, wäre das gegebenfalls eine alternative für mich? Vielen Dank!