Hallo Leute,
habe als Anhang ein Platinenlayout angefügt, welches morgen geätzt
werden soll.
Da ich ein ziemlicher Newbie im Schaltungsdesign bin wollt ich auf
diesem Wege eventuelle Verbesserungen bzw. Korrekturen einholen.
Habe im Bezug auf optimale Bauteilanordnung bzw. EMV keine Erfahrung.
Wäre nett wenn sich der ein oder andere das mal anschaun könnte.
Vielen Dank schon im Vorraus!
Greetz Mike
Außer dass ich den Quarz so dicht wie möglich an den Prozessor legen und
einen 22µF-Elko so dicht wie möglich an die Prozessor-Versorgungspins
setzen würde sieht's doch gut aus! Wenn die Schaltung nicht grade
starken EMV-Störstrahlungen ausgesetzt wird dürfte es keine Probleme
geben.
Wenn du den PIC drehen würdest, müsstest du nicht die ganzen Signale
drumherum führen. Das ganze würde man eigentlich auch auf einer
erheblich kleineren Platine hinbekommen, da ist doch sehr viel Luft. Den
freien Platz solltest du dann wenigstens mit einer Massefläche
auffüllen.
Weiterhin sind sehr viele unnötige Vias drin, da solltest du im Eagle
die Kosten für die Vias erhöhen, wenn du den Autorouter benutzt.
Hi
habe den Schaltplan ohne die Autorouterfunktion erstellt. :-)
Welche Vias sind unnötig?
-> evtl SChaltplan in Paint einfügen und ne kleine Korrektur vornehmen
(nur wenns ok ist)
In welcher Hinsicht könnte man EMV-Verbesserungen vornehmen?
Greetz Mike
EMV-Verbesserungen erreichst du hauptsächlich durch möglichst kurze
Leiterbahnführungen, Packungsdichte so hoch mie möglich, am Besten
SMD-Bauteile auf beiden Seiten bestücken und Multilayer mit
Versorgungs-Zwischenlagen benutzen. Die Ein- und Ausgänge über
EMI-Filter führen (auch die Versorgung). Alles eine Frage der Kosten,
Bauteilbeschaffung und des Handlings. Je nachdem wo die Platine
eingesetzt wird kann man Schritt für Schritt weniger Maßnahmen treffen.
OK,
das Problem ist, dass der Einsatzort in einem Art Kart ist.
Die EMV-Anforderungen sind ziemlich groß.
Der Schaltplan ist lediglich eine Testplatine, die im Labor der UNI
geätzt wird.
Mit dieser soll das Programmieren an der "richtigen" Platine möglich
sein.
(Es sind noch knapp 3 Monate bis die SMD-Platine lauffähig ist)
Das Endprodukt - das später im Fahrzeug ist - wird wie von Dir
beschrieben mit SMD-Bauteilen und 4-lagiger Multilayer-Platine
aufgebaut.
Dachte nur ich frag als Sicherheit nochmal bei
Hobbybastlern/Berufsbastlern nach, nicht dass ich was übersehe und
morgen 2 Leiterplatinen habe, die beide nicht funktionieren.
WIe ichs verstanden habe - sieht es sonst funktionsfähig aus ;-)
Dann hoff ich mal dass ich an alles gedacht habe.
Vielen Dank
Greetz Mike
Hi Ralf,
werde diese zwischen VCC und VSS des Bustreibers sowie des uC hängen.
Habe im Schaltplan Vias eingezeichnet, da ich sowieso die Leiterebene
wechseln muss.
Bei Kondensatoren dürfte es ja kein Problem sein, diese oben und unten
zu löten.
(Die Vias werden durchgebohrt und mit einem Stück Draht wird die
Verbindung Ober- Unterseite vorgenommen)
Greetz
Mike
Dein Hauptproblem in einem Kart (oder so) wird eher die Vibration sein.
das spricht noch mehr für SMD wegen der Masse der Bauteile. Gesockelt
geht gar nicht und das Ganze muss vergossen Werden (Epoxid-Harz). Ein
bekannter von mir baut Steuerungen für Rennkarts und ist zu diesem
Schluß nach einigem Ärger gekommen.
HI Sonic,
danke für den Tip.
Werde mich dann auf dem Thema "Epoxid-Harz-Vergießen" schlau machen.
Ist ein UNI-Projekt und ich will ja das Thema
"Elektronik-Ausfallursache-Nr.1" nicht noch mehr untermauern.
Viele Grüße
Mike
a.) Masse und Versorgungsspannungsleiterbahnen deutlich
dicker machen.
b.) Quarz dichter an den PIC,
c.) Abblockkondensatoren am PIC und PCA einfügen.
d.) Die unnötigen VIAs entfernen und Leiterbahnen deutlich
kürzer verlegen. Keine solchen Schleifen bauen.
@Nike-Mike
Sorry, aber da sind nicht nur Vias drauf, die eh sein müssen. Z.B.
rechts oben wird die Signalbahn horizontal auf der blauen Ebene geführt,
vertikal dann auf rot und dann wieder blau.
Jedes unnötige Via sollte weg. Das sind nur Schwachstellen.
Außerdem solltest Du die Spannungsversorgungsleitungen (speziell GND)
etwas stärker ausführen.
Und mit 100nF-Kondensatoren solltest Du auch nicht sparen.
Die VIA-Reihe rechts oben: sollen das Messpunkte werden?
Wenn Du da etwas einlöten willst, dann sollten der Bohrdurchmesser und
der Restring deutlich größer sein.
Und dann fällt mir noch auf, daß Deine DSUB-Buchsen zu weit über die
Platine hinaus stehen. Platinenrand sollte mit der linken fetten Linie
übereinstimmen, sonst wird das ganze viel zu instabil.
Hi, habe ca. 15 unnötige VIAs gezählt. Vor allem wenn die Platinen im
Uni-Labor gemacht werden (ich nehme an diese Platinen sind dann nicht
"automatisch" durchkontaktiert) solltest du die VIAs dringend
reduzieren, das spart viel Zeit und ärger!
Zur Schaltung an sich kann ich nicht viel sagen, weil kein Schaltplan
vorliegt. Was aber auf jeden Fall noch Pflicht ist: Die
Versorgungsspannung z.B. am PIC mit jeweils 100nF Kermaik-C abblocken.
Auch sonst habe ich kein einziges entstörendes, schützendes und
abblockendes Bauteil auf der Platine gesehen, also am besten mal
Schaltplan herzeigen, da können Dir bestimmt noch viele Tips gegeben
werden.
Stefan
Achja - zu der Via-Leiste rechts oben ist zu sagen dass das die
ICSP-Stechleiste ist.
Die muss leider in der Reihenfolge sein, da ich die Platine direkt über
picKit2 programmiere.
Greetz Mike
Hm, wie soll ich das beurteilen? Ich bräuchte vermutlich eine Stunde
dafür, wenn Du schon alles im Eagle hast.
Das Layout sieht nach Eagle aus, der Schaltplan aber nicht.
Wie sind eigentlich eure Erfahrungen mit in Epoxyd vergossenen Platinen?
Verändert das Harz die Schaltungseigenschaften? Wie hoch ist der
Isolationswiderstand?
Schalplan = Orcad
Layout = Eagle
Ist schon klar dass das ungünstig ist.
Das Problem ist, dass auf der UNI die gesamten Schaltpläne in ORCAD
sind.
Leider habe ich nur die Studentenversion -> kein Layouter
Wäre es die Mühe wert, den Schaltplan in Eagle neu zu zeichnen und die
Autorouter-Funktion zu nutzen?
Greetz Mike
Nein, wäre es aus diesem Grund sicherlich nicht. Bei solch einfachen
Sache kannst Du die Autorouter vergessen. Die bauen Dir nur schnell eine
Lösung, aber keine Gute.
Sowas macht man am besten von Hand.
Allerdings hätte ich den Schaltplan auch in Eagle gemacht, um dann
hinterher das Layouten einfacher zu gestalten.
Damit meine ich, daß kleine Schaltungsänderungen dann schneller
umgesetzt werden können.
>Ich denke mal, daß allein die Wärmeableitung bei Epoxyd ein Problem sein
dürfte.
Solange keine Kühlkörper eigegossen werden sind die Ableiteigenschaften
jedenfalls besser als Luft (ohne Zirkulation). Falls irgenwo
abzuleitende Wärme enteht, sollten die Kühlfahnen an den Rand gelegt
werden um Kühlkörper dort anzubringen, oder die Kühlfahnen an's Gehäuse
legen.
Was für enstörende, schützende bzw. abblockende Bauelemente wären
sinnvoll einzubauen.
1. EMV-Ferrit in VCC (auf welche Frequenzen ausgelegt??)
2. Große Massefläche
3. ??????
Greetz
Mike
Kann die MuRata - EMI-Filter empfehlen (bei Bürklin erhältlich),
Frequenzbereich nach zu erwartender Einstreuung auswählen. 2.2nF ist ein
'Allrounder'.
@Sonic
Heißt das, ich wähl die Frequenz nach der größten
Störeinstrahlungsfrequenz aus (Wahrscheinlich Funk -> 900Mhz)
@Sven
2 100nF Kondensatore habe ich ja (1 an PCA 1 an PIC)
Wo würdest Du sonst noch Kondensatoren hinpacken?
Sind nur im Schaltplan ;-)
Im Layout hab ich Vias eingebaut. (Die Kondensatoren werden in die
Via-Löcher gesteckt und dienen als Via und Kondensator :-D )
Hoffe man kann das so sagen.
Hi,
blick da jetzt nicht so ganz durch, das Layout sieht sehr nach Eagle
aus, der Schaltplan aber garnicht ?! Selbst in der Freeware-Version von
Eagle kann man eine Seite Schaltplan zeichnen, das würde ich damit
machen, weil sich dadurch Fehler die durch das "händische" Setzten und
Routen entstehen minimieren. Vor allem hättest du dann auch richtige
Bezeichner im Layout ("C", "R", etc., nicht nur E$...). Die
Tastenentprellung kannst du Dir sparen, die bringt so nämlich fast
nichts. Am besten einfach nur zum Schutz einen Serienwiderstand (ca. 1k)
in Reihe und evtl Z-Dioden gegen GND zum Schutz von den Anschlüssen zum
PIC und in der Software entsprellen.
Die ganze Platine lässt sich um mindestens 50% der Fläche reduzieren,
wenn man etwas geschickter routet.
An die Hauptstromversorgung oben links sollte erstmal ein 10µ-100µ Elko.
Stefan
Jau, nun seh ich sie auch.
Das ganze ist hier recht umständlich zu beschreiben. Deshalb: wenn Du
willst, kannst Du mir die BRD-Datei senden. Ich könnte Dir dann die
Änderungen, die ich vornehmen würde, einzeichnen.
Adr wäre sloniku@gmx.de
Ist leider so unglücklich entstanden da ich den Orcad-Schaltplan schon
hatte.
Für mein nächstes Projekt werd ich erst den SChaltplan in Eagle
zeichnen, danach autorouten und dann den Plan optimieren.
Warum bringt die Entprellung so fast nichts -> Habe die Entprellung so
ausm Netz.
Wie kann man die Entprellung effektiver machen?
-> Hätte schon gern ne Hardware-Entprellung.
Das geschickte Routen ist eigentlich mein Hauptproblem.
Ich habe es so gemacht, dass ich den SChaltplan einfach organisatorisch
(die Struktur) auf das Layout übertragen habe.
Danach natürlich so gut wie möglich optimiert.
Ich weiß dass Tips hinsichtlich Routing schwierig sind.
Vielleicht trotzdem Tips? :-)
Greetz
Mike
:)
Wiesoll ich Dir jetzt beschreiben, welche Leiterbahn etwas mehr nach
links unten sollte und eine andere dafür hintenrum, damit Du selbst bei
jetziger IC-Positionierung einige Vias sparen kannst?
Da es ja nur ein Prototyp wird, der so nicht in Serie geht, würde ich
die Platine lieber einseitig machen, und an den Stellen, wo es wirklich
nötig ist (ich seh da immer noch einges an überflüssigen Vias)
Drahtbrücken einlöten. Das ist 1. einfacher zu ätzen und 2. einfacher
zu löten. Vias von Hand mit kleinen Drahtstücken zum machen ist wirklich
ne blöde Arbeit.
Konkrete Vorschläge:
Bei der Kombination aus den Dioden bei E$19 und den Widerständen bei
E$12 die Verbindungen zwischen D und R auf Bottom legen, dafür die
Verbindungen von D's zum PIC auf Top beginnen lassen, die VVC(?)-Bahn
über eine Brücke auf Top laufen lassen, die im Via bei E$28 endet.
Möglichst die Bauteilbeine als Vias nutzen. Widerstände etc. lassen sich
gut von oben und unten verlöten. Beispiele E$28, die Reihe von 5 bis 9,
28...
Wenn bei den D-Sub Buchsen die Versionen mit den freileigenden Pins
verwendet werden: die äußere Reihe auch von oben löten. Betrifft die
Verbindungen zum leistungsteil(?) sowie Pin 1 und 8 an der 15poligen.
Mal so ein paar Routing-Tips zu Deinem Layout:
- Das VIA ganz oben links ist sinnlos (zum Pin 8 des SubD-Steckers)
- Die 4 Vias unter dem großen ICs sind sinnlos, auch die beiden links
daneben (das ganze Zeugs einfach in der oberen Lage routen)
- Das VIA mitte links ist auch sinnlos (zum Pin 1 des SubD-Steckers)
- Die zwei dicken Routen vom SubD-Stecker zu E$30 und E$31: Du kannst
von den Steckern direkt zu jeweils Pin 2 der MOSFETs gehen, nicht erst
nach unten zur Diode
- Den kleinen IC weiter nach oben setzten: Fast alle Routen kommen von
oben und gehen nur wegen dem IC nach unten.
- Pins 36-33 vom großen IC nicht erst nach unten führen. Einfach nach
links, und zwischen die Pins des ICs durchführen.
- Generell: Auf die untere Seite eine große Massefläche legen, dann
fällt das Routing für das GND-Signal schon mal weg
- Die beiden VIAs rechts neben dem großen IC (wo's nach oben weg geht)
sind auch sinnlos
usw.
Wie gesagt, das sollte man spielend auf 50% der Fläche unterkriegen
Stefan
Orcad kann man mit Eagle übernehmen, dazu muß man das or2eag... von
Cadsoft
downloaden. Vergießen kann man es später auch, die Mosfeets würde
ich jedoch liegend verbauen, oder einen Kühlkörper nehmen, der auch
an die Platine angeschraubt werden kann, sonst kann es dort die ersten
Probleme geben, bez. Wackelkontakten.
Weiters alle Bauteile auf beiden Seiten verlöten.
Wenn das nicht geht, hilft Sekundenkleber (nach dem Löten) z.B. für das
Quarz. Quarz macht probleme, Leitungen sollten gleich lang sein, und
eine
Massefläche sollte rumherum sein, sowie sollte man vermeiden, die
Leitungen
unter den pins des Quarzes zu kreuzen.
Weitere kritikpunkte:
Du hast sehr viele Pins frei, jedoch blockierst du dir die Pins mit
ICD Funktion. Das ist nicht gerade praktisch, sollten Probleme
auftreten.
Bei Can solltest du eine opzionale Terminierung vorsehen.
Weiters solltest du ein paar Leds oder zumindest ein Steckkontakt
vorsehen.
Weites können Steckbrücken interressant sein, die dann ins EEprom
copiert
werden. Auch würde ich ein I2C EEprom oder besser ein SPI Flaash
draufpacken, muß nicht bestückt werden, um ev. daten zu loggen,
und so eine Statistik haben zu können. Verwende in diesem Falle
eeprom/Spi,
die auch als Frams verfügbar sind.
Die Vias zwischen D-Sub sowie Mosfeets sind sinnlos, und stellen nur
Probleme
dar, mach das Routing auf der gleichen Seite. Veiters fehlen
Schutzschaltungen, um den Micro vor Üerspannungen oder Spikes zu
schützen.
Weiter scheint mir die Reset-Schaltung falsch, d.H. eine Programmierung
bringt dir 12V auf den 5V PSU Leitung, killt dir den MCU sowie andere
Sachen. Die Masseverbindung fehlt dir komplett !!!.
Encopplungskondensator
kannst du einen kleinen einsetzen, auf 2 Vias, ist aber fraglich ob
das Loch und der Abstand passt, jedoch spricht Microchip von 2
Entkopplungskondensatoren für ein EMV-Gerechtes Design.
Weiters sind die Leitungen für die Mosfeets lange, die warscheinlich mit
hoher Frequenz arbeiten, und dementsprechend dann etliche Probleme mit
EMV-EMF haben könnten, inklusive Fehlzündungen dur RF usw.
@Stefan
Vielen Dank - einiges ist schon geändert.
Zum Sockel-Problem.
Du hast geschrieben, dass einige Vias sinnlos sind.
Ich möchte auf der Testplatine jedoch einen IC-Sockel verwenden.
-> Da ist doch das Löten auf der Oberseite schier unmöglich oder?
Greetz
Mike
@Francesco
Hi Francesco, habe noch probleme mit der "Reset-Schaltung"
Meinst du damit die ICSP-Programmierung?
Es kommt doch über Pin3 VSS von picKit2
(3.Pin von unten an der 6Pin ICSP-Steckleiste)
-> warum keine masse?
Aus VPP kommt 12V-Programmierspannung, oder?
- Wie entkoppel ich VCC von VPP -> ich muss doch den MCLR/VPP über 10K
an VCC legen, oder?
Nike-Mike wrote:
> @Francesco>> Hi Francesco, habe noch probleme mit der "Reset-Schaltung">> Meinst du damit die ICSP-Programmierung?
Ja
> Es kommt doch über Pin3 VSS von picKit2> (3.Pin von unten an der 6Pin ICSP-Steckleiste)
Ja, 12 oder 13V, die gehen dann über den Wiederstand direkt an 5V,
oder anderstrum, das Ergibt einen Spannungsteiler. Zusätzlich gehen die
12V and die VPP, vom Mcu und auch der Rest der Spannung:
Folge, Zerstörung des Controller, PSU, Kondensatoren (6V, max10).... .
Zudem ist die Programmierung ausser Spezifikation, sollte die MCU das
überleben.
Die 5V muß mit einer Diode geschützt werden.
Weiters, da keine Entkoppelungskondensatoren vorgesehen sind,
wird der Mikro garantiert zufällige, nicht reproduzierbare Resets
aufwerfen, oder zumindest die Port-Direktion umprogrammieren, was auch
zur Zerstörung von HW führen kann.
Weiters fehlen, wie schon Angemerkt, Terminierung des Can-Bus sowie
die Ferrite.
> -> warum keine masse?
Habe den Schaltplan gesehen, masse ist ok, hatte ich eine Leitung
übersehen.
>
Achso, wenn du einen Sockel für IC verwendest, dann nur
Präzisionssockel,
sowie Behandlung mit Sekundenkleber (nach dem Löten). Weiters zwei
Löcher
auf der Platine für einen Kabelbinder, sonst fliegt dir das IC raus !!!,
und natürlich Kabelbinder nehmen.
Einfach zwischen 5V und Wiederstand eine Diode, so daß 5V durchgeht,
12V aber gesperrt bleibt, und die Entkoppelungskondensatoren sind
Pflicht, mindestens 3, Empfohlen sind aber mehr.
kurze Frage: Geht das so mit den GND1 und GND2? Da gibt es ja gar keinen
"Stromkreis" für die Ansteuerleitungen der Transistoren. Müssten die
Massen nicht verbunden sein?
Layout.jpg
(600 KB)
