Hallo, ich müh mich hier gerade mit dem Thema PLL's ab. Irgendwie erschliesst sich mir das Thema nicht ganz, um genau zu sein, ich seh nicht durch. Das ganze mutiert aus dem Vorhaben aus einer Frequenz von 1.6 MHz eine Frequenz von 3.2 MHz zu machen, sprich eine Frequenzverdoppelung. Die verdoppelte Frequenz soll synchron zur normalen Frequenz laufen. Hatte mir dafür den 4046 ausgesucht, aber... wie geht der Scheiss? Gibts evtl. einen einfacheren PLL Schaltkreis, vielleicht einen wo ich einfach einen Multiplikator mittels ein paar Digitalsignalen einstellen kann, wie z.B. die Multi-Einstellung auf Mainboards (z.B. BF-Jumper bei Sockel 7). Eigentlich steh ich nicht auf Wissen erbettlen aber ich bin wohl zu alt oder zu dumm für das Thema. Gibts irgendwo ein leicht verständliches Tutorial? Google, ELKO und Wiki hab ich schon befragt, das hat irgendwie zu noch größerer Verwirrung geführt. Habt schonmal vielen Dank!!
>Gibts irgendwo ein leicht verständliches Tutorial? ja >Google, ELKO und Wiki hab ich schon befragt genau dort >das hat irgendwie zu noch größerer Verwirrung geführt. dann gib's auf. Oder beschreibe, WAS du nicht verstehst. Es scheint nicht einfach zu sein, sich auf deine Wissensebene herabzulassen, also mach's uns nicht so schwer!
@... na da steht doch genau was ich vor habe, wie mach ich das? Scheint als müsstest du dich nicht viel herablassen :D . Danke!!!
MC12202 ist ein programmierbarer PLL Baustein (einer von vielen) siehe: http://www.datasheetcatalog.com/motorola/34/
>na da steht doch genau was ich vor habe, wie mach ich das?
Genau wie in den Tutorials beschrieben. 1.6 MHz zu verdoppeln ist eine
absolute Standardanwendung. Wenn's nicht funktioniert, hast du
Grundlegendes nicht verstanden. Wo soll ich anfangen? Logikgatter
erklären? Welleneigenschaften erklären?
Bei Analog Devices gibt es einen Simulator. Damit wird erst der gesammte Loop simuliert. holzi
Nun, das Datenblatt + Application Notes sind schon recht ergiebig, wenn gleich man schon ein gewisses Level in Punkto Engineering braucht um da durchzusteigen. Der 4046 ist für die Aufgabe ideal und so ziemlich das einfachste und zuverlässigste was es dafür gibt. Jaja, es gibt die berühmten XOR Schaltungen mit Monoflops, die würde ich aber nicht empfehlen. Ich versuchs mal mit nem Craskurs ;-) 1.) Dimensionierung des VCO. untere und obere Aussteuerfrequenz festlegen, danach R1, R2 und C1 berechnen. Ich sag mal 3,2 MHz +/- 5% R1 = 5,3 k R2 = 2 k C1 = 1,5n 2.) Auswahl des Phasendetektors: Nimm PC2 (Phase-Frequency Comparator) 3.) Dimensionierung des Schleifenfilters: Pi mal Dauem sollte die Grenzfrequenz bei 1/10 .. 1/100 der Vergleichsfrequenz liegen. Hier also 16 kHz R3 = 6,8 k C2 = 1,5 n 4.) für die Rückkopplung braucht man noch einen/2 Teiler, im einfachsten Fall ein 74HC74 (Ausgang Q quer auf D rückkoppeln) 5.) fertig ;-) MfG Falk P.S. Alle Angaben ohne Gewähr ;-)
Zum Verdoppeln reicht doch ein EXOR-Gatter mit RC-Glied, das muß doch keine PLL sein. einfach die 1,6 MHz direkt auf den einen EXOR-Eingang und über den Widerstand, dann C nach Masse auf den zweiten Eingang. Die Phasenverschiebung muß etwa 1/4 Periode sein. Ein Gatter vom 74HC86 sollte passen. Schwieriger wird es breitbandig, aber für eine feste Frequenz ist das die einfache Lösung. Breitbandiger wäre z.B. ein Analogmultiplizierer als Quadrierer geschaltet.
@Christoph Kessler
Ja, aber da ich mich sowieso mal irgendwie mt dem Thema PLL beschäftigen
wollte, daß die Materie so undurchschaubar oder schlecht durchschaubar
ist hätt ich nicht gedacht.
@Falk
Vielen Dank für deine Antwort, jetzt muß ich das alles nur noch
verstehen und das warum ergründen :D .
@...
>Wo soll ich anfangen?
Wie wärs erstmal mit nem Namen? Hab doch ausführlich beschrieben daß ich
da nicht durchsteige. Anstatt hier grosskotzig mit deinem Wissen hinterm
Berg zu halten könntest du dich ja mal konstruktiv beteiligen, oder ist
das Wissen doch nicht so gross?
Der ICS502 ist mir gerade mal so beim stöbern hier im Forum ins Auge
gschossen, wär das was?
Mir erschliesst sich nicht so ganz wie sich das mit der Referenzfrequenz
verhält und warum mit der PLL ein vielfaches der Referenzfrequenz
möglich ist.
Wie wird das eigentlich bei Computerprozessoren gelöst? Hat der intern
eine PLL die den Bustakt abgreift und vervielfacht oder wird das extern
gelöst? Ich schweife etwas ab...
Danke für eure Mühe!
>Mir erschliesst sich nicht so ganz wie sich das mit der Referenzfrequenz >verhält und warum mit der PLL ein vielfaches der Referenzfrequenz >möglich ist. Also doch die Grundlagen. Ich versuche es jetzt gar nicht erst, sondern empfehle, die entsprechenden Seiten im Horowitz "Art of Electronics" zu lesen, kannst du auf amazon.de auszugsweise finden. Dort ist ein Beispiel mit dem 4046 beschrieben und durchgerechnet. Und bevor du wieder schreibst "Die Erklärungen im Horowitz verstehe ich nicht. Kann mir jemand PLLs erklären?" lerne bitte, sinnvolle Fragen zu stellen. >Wie wird das eigentlich bei Computerprozessoren gelöst? Hat der intern >eine PLL die den Bustakt abgreift und vervielfacht ja
Angehängte Dateien:
-
pll.png
12 KB
> Mir erschliesst sich nicht so ganz wie sich das mit der Referenzfrequenz > verhält und warum mit der PLL ein vielfaches der Referenzfrequenz > möglich ist. Die Ausgangsfrequenz des VCO ist immer N * Eingangsfrequenz, wobei N der Teilerfaktor im Rückkopplungspfad der PLL ist. Warum das so ist? Kurze Antwort. Weil der Phasenkomparator dafür sorgt, dass beide Signale (Eingangstakt + geteilter VCO Takt) die gleiche Frequenz und Phase haben. > Wie wird das eigentlich bei Computerprozessoren gelöst? Hat der intern > eine PLL die den Bustakt abgreift und vervielfacht oder wird das extern Ja. Wobei ich nicht genau weiss ob sich die PLL im Prozessor oder auf dem Chipset vom Mainboard befindet. Ich tippe auf Prozessor. MFG Falk P.S. Ich habs nochmal angeschaut, R1/R2 müssen > 3K sein, sowie in Parallelschaltung >2.7K. Im Anghang die überarbeitete Version deLuxe ;-)
Also, der Phasendetektor und Loop macht, dass die beiden Frequenzen senkrecht aufeinander stehen. Dh miteinander multipliziert Null ergeben. Das Konzept is t nahezu unendlich einfach. holzi
@holzi Dafür ist deine Erklärung unendlich unverständlich ;-) MFG Falk
> die beiden Frequenzen senkrecht aufeinander stehen. Dh miteinander > multipliziert Null ergeben. Wie meinen? Also 1.6Mhz*3.2MHz = 0 Bei welcher Phasenbedingung soll das hinkommen?
Tatsaechlich ? Also der Phasendetektor ist ein Multiplizierer mit 2 Eingaengen. Der Regelkreis (Loop) macht dass das Multiplikat gleich Null ist. Und das ist der Fall wenn die Frequenz gleich und die Phase 90 Grad ist. holzi
Sind wir uns einig, dass bei gleicher Frequenz ein DC rauskommt, der nur noch von der Phase abhaengt ? Und bei Phase 90 Grad, der DC Null ist ?
Man lese http://www.amazon.de/Phase-Locked-Loops-Simulation-Applications/dp/0070060517/sr=8-17/qid=1165938347/ref=sr_1_17/303-7413138-1774636?ie=UTF8&s=books-intl-de Was du meinst ist ein Analogmultiplizierer als Phasendetektor. Der 4046 hat aber einen digitalen Phasendetektor. Der wandelt eine Phasenverschiebung in eine Pulsbreite. MFG Falk
@db1uq: die variante mit 90grad verschobenem signal und xor klingt gut. könntest du einem anfänger vielleicht kurz erklären wie die phasenverschiebung dort zu stande kommt? der kondensator liegt ja gegen masse, nicht in reihe wie ich vermutet hätte? vielen dank
Andere Möglichkeit (keine PLL): -Gleichanteil mit C abtrennen -ein bischen Tiefpass filtern (zu steile Flanken stören hier) -Brückengleichrichter (schnelle Dioden!) -evtl. nochmal filtern -Signalregeneration (z.B. Schmitt-Trigger)
Angehängte Dateien:
-
clock_doubler.png
8,2 KB
Das ist ja noch vermurkster als die XOR Variante!!! Bähhh, pfui. MFG Falk P.S. Wem die PLL zu schwierig ist, hier der XOR Taktverdoppler. Auf eigenes Risiko.
Bekommt den PLL und XOR-Taktverdoppler die doppelte Frequenz auch synchron zur ursprünglichen Frequenz hin oder gibts da abweichungen? Das wär dann nämlich kritisch. Danke
Ein Verdoppler erzeugt immer eine synchrone Oberwelle. Wodurch sollte sich die Phase denn veraendern ? holzi
Naja, verändern nicht, aber vielleicht etwas verschieben, durch Signallaufzeiten o.Ä. Horst!!
Also eine einfache Verdopplung würde ich ehrlich gesagt auch mit dioden und nem C machen. Ich find das nicht mehr gemurkst als mit XOR-Gattern ausserdem breitbandiger zu gebrauchen
Horst wrote: ... > Anstatt hier grosskotzig mit deinem Wissen hinterm > Berg zu halten könntest du dich ja mal konstruktiv beteiligen, oder ist > das Wissen doch nicht so gross? Weißt Du, Horst, ich kenne gerade (nur) die Grundlagen der PLL. Aber bevor ich riskiere, von Dir angepöbelt zu werden, weil Du nicht verstehst, was ich schreibe, lasse ich es lieber ganz sein. Falk
@ Horst > Bekommt den PLL und XOR-Taktverdoppler die doppelte Frequenz auch > synchron zur ursprünglichen Frequenz hin oder gibts da abweichungen? Das > wär dann nämlich kritisch. Was verstehs du under "synchron"? Dieses Wort wird sehr weitläufig benutzt. Ja, auch das XOR generiert einen verdoppelten Takt, der phasenstarr an den Eingangstakt gekoppelt ist. ABER!!! Die Phasenlage ist mehr oder weniger Null Grad (im wesentlichen um eine Gatterlaufzeit verschoben, bei HC so um 10ns). Die PLL regelt die Phase auf weniger als 1ns genau aus. GO FOR IT!!! MFG Falk
das ganze funktioniert auch auch mit einem 40xx, da eine pll typ. ein heruntergeteiltes ref. signal und ein heruntergeteiltes quell signal bekommt. die pll (einfach xor) ermittelt die differnz der beiden und gibt das ergebnis via rc glied an eine vco. grundlagen einer pll sind auch in sehr vielen web pages zu finden. für eine einfache taktverdopppelung gibt es jedoch einfachere lösungen.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.