Gast
#474167
Hallo, ich brauch für mein neues Projekt etwas mehr und schnelleren Ram. Da wollt ich mich an Drams ranwagen. Da Drams nicht mehr so einfach zu bekommen sind und auch nciht die größten sind, wollte ich SDrams verwenden. Zum Beispiel den MT48LC8M8A2 von Micron. Die Ansteuerung wollte ich nicht in den µC packen. Ich hätte lieber nen Interface, das die SDrams für meinen µC wie ein Sram aussehen lässt. Ich glaube nämlich nicht, dass ich es schaffe das RefreshTiming noch mit im µC unterzubringen. Außerdem wäre es so denke ich auch etwas sauberer. Mein Problem ist nur, ich bin nicht der beste in Verilog. Ich beherrsche zwar die Grundlagen, aber einen wirklich funktionierenden SDram Controller bekomme ich glaube ich nicht hin, bzw hab ihn bisher noch nicht zum funktionieren gebracht. Deswegen wollte ich fragen, ob es evtl jemand schon ein gutes Projekt kennt. Ich kenne die Sourcen von XESS und OpenCores, habe sie aber noch nicht zum synthetisieren gebracht. Vorallem die von OpenCores machen starke Probleme und passen auch nicht ganz zu dem was ich suche. Gut wäre es, wenn das in einem CPLD (XC9...) von Xilinx oder so untergebracht werden könnte. Kennt jemand vielleicht noch gute andere Projekte mit SDram Controllern, die sich synthetisieren lassen? Vielen dank für etwaige Antworten Gruß Chris