Gast
#477446
Hallo zusammen, bin Anfänger in VHDL und lerne mit der WEB ISE. Meine Frage betrifft die Kodierung von negativen ganzen Zahlen. Beispiel: Wenn ich mit dem Coregen einen Adder z.B. mit jeweils Eingangs-Bitbreite 9 Bit entwerfe ( als vorzeichenbehaftet deklariert ) und diesen in meinen code einbinde und ich möchte die Zahlen A= -12 und B= -32 addieren. Wie muss dann das Bitmuster für A und B aussehen ? Dezimal 12 entspricht binär 0 0000 1100 Dezimal 32 entspricht binär 0 0010 0000 Dezimal -12 entspricht dann binär 1 000 1100 ( das ist die Frage ?? ) Wird bei Dezimal = -12 das höchste Bit einfach als Vorzeichen bit vom Addierer interpretiert ? Also in unserem Fall das Bit 9 ??? Wie würde das Bitmuster für das Ergebnis aussehen ? ( Dezimal - 48 )