mikrocontroller.net

Forum: FPGA, VHDL & Co. Xilinx Reports auswerten


Autor: Chris (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich suche nach einem tutorial oder einer Website die die Reports, die
das ISE Webpack mach etwas genauer erklärt und evtl auch mal auf die
timing constraints eingeht, denn ich blick da noch nicht so ganz durch.
ICh würde vorallem gerne wissen, mit wie viel Mhz ich das Design laufen
lassen kann.

vielen dank im voraus
Gruß
Chris

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bruchstücken stehen im hiesigen wiki:
http://www.mikrocontroller.net/articles/FPGA/CPLD_Toolchain

Hinweis: die maximale taktfrequenz steht nicht in den Log dateien, da 
die Tools eine solche nicht ermitteln. Man gibt eine Taktfrequenz vor 
und schaut ob die Tools mit dieser Vorgabe einen (Timing-) Fehlereien 
FPGA bauen können.

Autor: T.M. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Mhm, was gibt das Programm Trace dann an? Da steht doch am Ende des 
Reports immer die maximal mögliche Taktfrequenz? Oder wie ist das zu 
verstehen?

Autor: FPGAküchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
<Mhm, was gibt das Programm Trace dann an? Da steht doch am Ende des
<Reports immer die maximal mögliche Taktfrequenz? Oder wie ist das zu
<verstehen?


Trace als Tool der statische Timing Analyse berechnet die laufzeiten 
aller Pfade im gerouteten design, es routet nicht selber. Die Aussage 
von trace ist: Dieses geroutete Design läuft mit max. xxx MHz. Das 
heisst nicht das der selbe VHDL code nicht zu einem schnelleren design 
geroutet werden kann. Der router optimiert eben nur bis er die timing 
constraint einhält. Sind diese lasch schafft er das ohne großes 
Optimieren also mit wenig rechenzeit. Es kann also gut sein das z.b. das 
constraint auf 10 MHz liegt, der router schnell durchackert und trace 
was von 30 Mhz berichtet. Setz man nun das constraint auf 100 MHz, 
ackeren die tools länger und trace sagt es sind nur 90 MHz schaffbar.

Letzlich ist die Frage was der fragesteller mit max. taktfrequenz meint,
das totale MAXIMUM für den FPGA/Design oder das Maximum für ein design 
mit einer taktvorgabe.

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>ICh würde vorallem gerne wissen, mit wie viel Mhz ich das Design laufen
>lassen kann.

Im UCF einfach schreiben

NET fpga_clk PERIOD = 50ns ;

oder

NET fpga_clk PERIOD = 20 MHz;

wobei fpga_clk der Name deines Taktsignals sein muss. Die Tools 
versuchen nun, diese Vorgabe zu erreichen, am Ende wird explizit 
geschieben, wielviel MHz/ns erreicht wurden und ob die Vorgabe 
eingehalten wurde. Steht im Place&Route Report, wird auch während des 
Compilierens im Terminal angezeigt.

------------------------------------------------------------------------ 
--------
  Constraint                                | Requested  | Actual     | 
Logic
                                            |            |            | 
Levels
------------------------------------------------------------------------ 
--------
  NET "fpga_clk_BUFGP/IBUFG" PERIOD =  50 n | 50.000ns   | 3.024ns    | 
2
  S   HIGH 50.000000 %                      |            |            |
------------------------------------------------------------------------ 
--------


Der Zeilenumbruch versaut das Layout ein wenig, aber ich dnke man kanns 
erkennen.

MFG
Falk




Autor: T.M. (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ok, wenn ich aber Timing-contraints vorgebe, und ich die laut Trace 
erreiche, ist alles in Butter. So hab ich das auch immer gehandhabt.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.