Gast
#483864
Hallo! Eine Frage zur Konfiguration von CLBs als RAM: So wie ich das verstanden habe, besteht ein CLB aus Slices, diese wiederum aus je zwei LUTs mit FF. Die LUTs (in meinem Fall mit je vier Eingängen) lassen sich für eine boolesche Funktion verwenden oder als RAM konfigurieren. Bisher habe ich diese Konfiguration als RAM nicht genutzt, würde aber gern wissen wie es geht bzw. ob das automatisch geschieht? Wenn ich eine Anweisung in VHDL schreibe, welche mir einen (z.B. 8-Bit-)Wert in ein Register speichert, werden da die FFs benutzt und dementsprechend viele Slices? Wie bekomme ich diesen Wert stattdessen in solch einen RAM (welcher nur ein Slice braucht) und wieder raus? Außerdem, wie lange benötigt der RAM zum speichern bzw. lesen? Wenn das taktmäßig genauso schnell funktioniert wie beim Zugriff auf die FF, wozu dann FF? Hab bisher nicht so auf die Technologie geschaut, wird Zeit, dass ich was drüber lerne :-) . Vielen Dank für Antworten.
