Rechteck-Oszillator für CPLD

Gast #484218
Lesenswert?
• ▲
▼
Hallo zusammen.
Ich brauche einen programmierbaren Taktgeber für eine CPLD-Schaltung. 
Ich habe an den 555 mit einer festen Frequenz von 32,768 KHz und den 
74HC294 (Teiler von 4 bis 32768) gedacht. So habe ich die Möglichkeit 
den richtigen Takt einzustellen (bis 1 Hz). Die gewünschte Frequenz ist 
entweder per Dip-Schalter (4 polig an den Eing. A,B,C und D des Teilers) 
oder vom CPLD selbst, der bei jeder Anwendung entsprechend programmiert 
wird (4 IOs als Ausg. steuern den 74HC294).
Ich wollte euere Meinung hören. Was gibt es für andere Möglichkeiten, um 
einen CPLD zu takten? Welche Rechteck-Oszillatoren sind am besten 
geeignet?

P.S: Kann man einen CPLD (XC9572) mit 3 Taktgebern gleichzeitig 
verbinden (GCK1, GCK2, GCK3) und im VHDL-Code festlegen, welcher dieser 
3 Taktgeber die Schaltung versorgt?
Welche zusätzliche Aufgabe haben die Pins GSR,GTS1 und GTS2. Das konnte 
ich leider nicht im Datenblatt herausfinden.

Vielen Dank im voraus.
Gruß Hilel
Gast #484225
Lesenswert?
• ▲
▼
@Hilel

>Ich brauche einen programmierbaren Taktgeber für eine CPLD-Schaltung.
>Ich habe an den 555 mit einer festen Frequenz von 32,768 KHz und den

Dir ist hoffentlich klar, dass beim 555 die 32,756 kHz nicht sonderlich 
genau und stabil sind. Dafür braucht man einen Quarz und 74HC4060.

>74HC294 (Teiler von 4 bis 32768) gedacht. So habe ich die Möglichkeit
>den richtigen Takt einzustellen (bis 1 Hz). Die gewünschte Frequenz ist
>entweder per Dip-Schalter (4 polig an den Eing. A,B,C und D des Teilers)
>oder vom CPLD selbst, der bei jeder Anwendung entsprechend programmiert
>wird (4 IOs als Ausg. steuern den 74HC294).

Warum willst du die Taktteilung ausserhalb des CPLD machen? Dafür gibt 
es kaum einen Grund. Du kannst den Takteiler auch in den CPLD 
programmieren.

>Ich wollte euere Meinung hören. Was gibt es für andere Möglichkeiten, um
>einen CPLD zu takten? Welche Rechteck-Oszillatoren sind am besten
>geeignet?

Jeder der 5/3.3V TTL/CMOS ausspuckt.

>P.S: Kann man einen CPLD (XC9572) mit 3 Taktgebern gleichzeitig
>verbinden (GCK1, GCK2, GCK3) und im VHDL-Code festlegen, welcher dieser
>3 Taktgeber die Schaltung versorgt?

Ja.

>Welche zusätzliche Aufgabe haben die Pins GSR,GTS1 und GTS2. Das konnte

GSR: Global Set/Reset, spezielles Signal mit dem man alle FlipFlops 
reseten kann.

GTS1/2: Global Tristate, spezielles Signal, mit dem man alle Ausgänge 
auf Tristate schalten kann.

MFG
Falk
Gast #484254
Lesenswert?
• ▲
▼
Hallo Falk.
Vielen Dank für die rasche Antwort.

>>Warum willst du die Taktteilung ausserhalb des CPLD machen? Dafür gibt
>>es kaum einen Grund. Du kannst den Takteiler auch in den CPLD
programmieren.

Ich will eben so wenig wie möglich FFs opfern, um die Frequenz zu 
teilen.
Ich werde doch den Counter 74HC4060 und einen Quarzoszillator mit einer 
Frequenz von 3,276800 MHz nehmen.

Danke nochmal für die Infos.

Gruss Hilel




Gast #485511
Lesenswert?
• ▲
▼
Hallo zusammen und danke für die Antworten.

Ich denke, ein ATtiny15 löst das Problem auch. Davon habe ich einige und 
werde die Gelegenheit nützen, sie einzusetzen. Der interne Oszillator 
von 1,6MHz ist zwar nicht stabil genug, aber für diese Anwendung dürfte 
das reichen. Programmierung über ISP zu jeder Zeit möglich und so kann 
ich die erzeugte Frequenz beliebig einstellen.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren