mikrocontroller.net

Forum: FPGA, VHDL & Co. ISE - VHDL > Schematic


Autor: Zukünftiger VHDL Experte (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe schon von einigen Leuten gehört dass man im ISE aus normalem 
textbasiertem VHDL Code ein Schematic-File generieren kann. Kann mir 
irgendjemand erklären wie das geht?

Autor: FPGA-Küchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Durch den XST (Synthese) schicken und dann RTL-View anwählen.

Autor: non-xilinxenter VHDL Experte (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ist es zweckemäßig das zu tun? - bzw notwendig, um in der ISE eigene 
HDLS zu handeln ? Ich kenne das nur vom HDL-Designer, der VHDLs "hosten" 
kann, ohne sie zu modifizieren!

Autor: Projektarbeiter (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke für den Tipp mit dem XST. Ich weiß aber leider nicht was das ist. 
Könnte mir jemand eine Anleitung für das schicken, oder könnte es mir 
jemand erklären?

Autor: jw (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Am einfachsten ISE-Project-Navigator starten, neues Projekt erstellen, 
VHDL-files einbinden und auf Synthese klicken. XST ist das interne 
Synthesewerkzeug von ISE.

Autor: Freak (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Damit schlage ich mich gerade herum. Ich habe es geschafft, einige 
Designs, die zuvor vollkommen textbasiert organisert waren, einzubinden. 
Dabei stellt sich die Frage, wie man da im Detail vorgeht. Es ist mir 
z.B: passiert, daß ich nach der Synthese von einem file nur noch einen 
warpper hatte, der von der ISE erzeugt worden sein muss, der mein 
eigentliches file weggetötet hat. Wie verhindert man das?

Wie gehe ich mit Cores um? Müssen die als Symbol rein?

Was ist mit einer HDL, die einer andere als Komponente einbindet ? Wenn 
ich die Komponente als Symbol generiere, kann ich sie noch nicht irgenwi 
verwenden. Ich müsste auch das übergeordnete HDL in ein SCH verwandeln, 
um die untergeordnete Komponente grafisch einsetzen zu können. Tue ich 
das aber, so geht der Zusammenhang verloren, da ich ja dann meine 
originale HDl überschreibe, wenn das neue SCH synthetisiert wird. Ist 
das so richtig ?

Wenn ich das so sehe, kann ich eigentlich nur dann alles in SCH und SYM 
verwandeln, wenn die Hierarchie überall gleich tief ist, es also keine 
Mischformen von HDL und HDL+Komponenten gibt. Oder anders gesagt: Die 
SCH enthalten nur weitere SCH oder Symbole, aber keinen CODE.

Vorschlag für eine sinnvolle und effiziente Vorgehensweise?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.