[ISE Simulator 9.1] Probleme mit der Simulation

Gast #491633
Lesenswert?

Hallo,

ich verwende den ISE-Simulator des 9.1er Webpacks und hab folgendes 
Problem:

Ich hab mit dem Core-Generator ein Dual-Port RAM erzeugen lassen und 
eine Testbench dafür gebastelt.

Das Problem ist, dass der Simulator am Start der Simulation immer 
meckert:

WARNING:Simulator:29 - at 0 ns: Warning: No entity is bound for inst
 dp1_tb_vhd/uut/I0 of Component mydpr

Als Tipp fand ich nur das hier gefunden:
http://www.xilinx.com/xlnx/xil_ans_display.jsp?BV_UseBVCookie=yes&getPagePath=22548

Aber die Tipps haben nichts gebracht.

Hat jemand eine Idee woran es liegen könnte?

Mfg
Thomas Pototschnig
Gast #492170
Lesenswert?

@Klaus:
Ja ich würde gerne den Modelsim verwenden, aber den hab ich leider nicht 
für Linux.

@Fred:
Das ist wenigstens schonmal ein Anhaltspunkt ... in die Richtung werde 
ich mal weitergoogeln.

Als Alternative, wenn ich da nichts finde, werde ich mir dann wohl ein 
Simulation-Model für ein DPR basteln müssen. Sollte ja nicht soviel 
Aufwand sein, weil das Ding braucht ja nicht synthetisierbar sein.

Mfg
Thomas Pototschnig
#492315
Lesenswert?

> Als Alternative, wenn ich da nichts finde, werde ich mir dann wohl ein
> Simulation-Model für ein DPR basteln müssen. Sollte ja nicht soviel
> Aufwand sein, weil das Ding braucht ja nicht synthetisierbar sein.

Das Simulationsmodell gibt es schon, das braucht man nicht zu schreiben.
Das erzeugt der Core-Generator und heißt mydpr.vhd (oder mydpr.v).
Bei meinen Kurz-Tests habe ich gesehen, daß es auch schon in das Project 
eingebunden ist. Wenn man es nochmals hinzufügt, dann meckert die ISE.
Es scheint auch in der work library auf.
Aber aus irgendeinem Grund scheint es bei der Simulation nicht 
dazugebunden zu werden.

Klaus
Gast #492493
Lesenswert?

@Klaus:
Genau das Problem hab ich. mydpr.vhd ist nur der Wrapper für den 
erzeugten Core, damit man den simulieren kann.

Da ich aber - das war genau der Grund für das Eröffnen des Threads - es 
nicht geschaft habe den Simulator ISE dazu zu bringen mir eine 
Verhaltenssimulation inklusive Dual-Port-RAM-Core zu machen, hab ich mir 
überlegt ob man das Problem nicht umgehen kann. Und zwar in dem Sinn, 
dass man sich selber eine kleine DPR-Komponente baut, die nur für die 
Simulation da ist und nicht synthetisierbar ist. Ein paar Definitionen, 
ein Array usw ... der Aufwand ist recht gering, da er ja nicht 
synthetisierbar sein muss. Den würde ich dann für meine Simulationen 
einbinden und erst dann durch den Xilinx DPR-Core ersetzen, wenn ich 
wirklich das auf der Hardware testen will.

Ich hatte irgendwo sogar mal ein nicht-synthetisierbares DPR für 
Simulationen gesehen, aber leider nicht wiedergefunden.

Mfg
Thomas Pototschnig
Gast #492714
Lesenswert?

Also ich mag den ISE-Simulator überhaupt nicht, weil man überhaupt nicht 
versteht wie etwas abläuft.
Aber unter Linux, wenn's nichts anderes gibt..

Vielleicht kann man den Simulator von der Commando-Zeile aus aufrufen, 
bzw. von der Commando-Zeile aus in die work-lib kompilieren.

Grüße
Klaus
Gast #492875
Lesenswert?

Vielleicht habe ich es gefunden.
Schalte im "Sources" Fenster auf "Behavioral Simulation" und wähle den 
Library  Tab.
Click auf mydpr.vhd, Menu properties. Ändere "None" auf "Simulation 
only".
Für mydpr.xco kann man die properties auf "Synthesis/Implementation" 
only setzen.
Falls Du ein mydpr.v siehst -> löschen.

Dann ging es bei mir.

Grüße
Klaus
Gast #493014
Lesenswert?

@Klaus:
Mein Held!!!!

Ich hab ständig den Library Tab übersehen und versuch in den anderen 
Tabs das "Simulation only" einzustellen.

Jo super - jetzt gehts auch bei mir. Vielen Dank! Hätte da noch ewig 
drübergeschaut und ich hab Stunden gesucht und gegoogelt ...

Mfg
Thomas Pototschnig

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren