PLL CDCE706 von TI

[Jan Möller (Gast)]

Hallo,

ich habe eine Frage zu besagtem Baustein (Link: 
http://focus.ti.com/docs/prod/folders/print/cdce706.html). Es handelt 
sich dabei um einen 3fach PLL Baustein, er wurde auch vor kurzem in 
Elektor vorgestellt.
Leider werde ich aus dem Datenblatt nicht 100%ig schlau.
Das an den Ausgängen anliegende Signal nimmt bei VCCIO=3,3V Werte 
zwischen etwa 0 und 3,3V an. Soweit so gut. Kann ich das nun direkt als 
Taktsignal verwenden, zum Beispiel für Hardwaremodule in einem FPGA etc. 
?
Ich brauche natürlich ein digitales Signal mit steilen Flanken, liefert 
mir dieser Baustein dieses oder sollte ich das noch durch einen 
Schmitt-Trigger leiten? Ich brauche Frequenzen um die 125Mhz, was leider 
mit allen Schmitt-Triggern die ich bis jetzt gesehen habe nicht machbar 
ist.

Ich bin leider momentan etwas ratlos.

Gruß,
Jan