Xilinx: Pins zuordnen

[mr.chip (Gast)]

Hallo

Habe ein kleines Projekt zum kennen lernen der Xilinx ISE erstellt. Nun 
kriege ich folgenden Fehler:

Process "Translate" completed successfully

Started : "Fit".
WARNING:Cpld:942 - A component 'XLXI_1' of type '???' is missing 
input(s) or
   output(s) and will be deleted.
WARNING:Cpld:942 - A component 'XLXI_2' of type '???' is missing 
input(s) or
   output(s) and will be deleted.
WARNING:Cpld:945 - The component 'XLXI_3' has no outputs and will be 
deleted.
WARNING:Cpld:945 - The component 'XLXI_4' has no outputs and will be 
deleted.
WARNING:Cpld:945 - The component 'XLXI_5' has no outputs and will be 
deleted.
WARNING:Cpld:945 - The component 'XLXI_6' has no outputs and will be 
deleted.
WARNING:Cpld:944 - The component 'XLXI_7' has no inputs and will be 
deleted.
WARNING:Cpld:936 - The output buffer 'XLXN_9_OBUF' is missing an input 
and will
   be deleted.
ERROR:Cpld:1005 - Design 'hallowelt' has no outputs.


Ich vermute mal, das liegt daran, dass die Inputs/Outputs keinen 
konkreten Pins am CPLD zugeordnet sind. Doch wie mache ich das?

Gruss

Michael

[FPGA-Küchle (Gast)]

ich glaube nicht, das es am fehlenden ucf file mit dem Location 
constraints fehlt, dennoch die Antwort auf die Frage.

-Du nutzt das Tool pace (liegt als exe wo alle Xilinx exes liegen.

-du schreibst mit einem texteditor ein UCF file. Die Zeile:
NET "lcd_data_o<0>"  LOC = "P12"  ;

weisst dem Signal lcd_data_o(0) das Pin P12 zu.

[mr.chip (Gast)]

Mit PACE habe ich inzwischen die Pins zuweisen können. Der Fehler geht 
tatsächlich nicht weg. Entweder hat ISE nicht kapiert, welches UCF-File 
verwendet werden soll, oder aber es liegt tatsächlich woanders. Was 
könnte noch die Ursache sein?

[mr.chip (Gast)]

Habe versehentlich (bzw aus Unwissenheit) anstatt "Wires" einfach 
grafische Linien verwendet :-)

So kanns natürlich nicht gehen :-)

[Martin K. (mkohler)]

Poste mal dein kleines Projekt.

Ich vermute, dass du irgend eine Logik gebastelt hast, aus der 
tatsächlich kein Signal herausführt. Die Signale werden nirgends 
verwendet, somit sieht ISE auch keinen Sinn darin, die vorgeschaltete 
Logik drin zu lassen.