mikrocontroller.net

Forum: FPGA, VHDL & Co. Design nach Synthese in Xilinx


Autor: HubiHubi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,

gibt es eine Möglichkeit sich sein synthetisiertes (also die NORs) in 
Xilinx anzugucken?

Autor: Tobi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Innerhalb des Designs wird es sicher nur bis zur Ebene der Xilinxlogik 
aufgelöst. (LUT, LE, CLB etc..)  Die elementaren Funktionen, die (nicht 
nur) aus NORs bestehen, kannst Du Dir hinzuinterpretieren. Die sind ja 
fest gegossen. Ist es überhaupt so, daß die Xilinxbausteine in 
NOR(NAND)-Technologie gefertigt sind?

Autor: FPGA-Küchle (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Probier mal den RTL-View aus.

Oder Falls du die verdrahtung im Chip sehen willst, musst du nach der 
synthese Map und Place&Route laufen lassen. Dann zeigt dir der 
fpga_editor an wie es drinne ausschaut.

Autor: HubiHubi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ne mich interessiert es schon wie es inneren meines FPGAs aussieht, bzw. 
wie mein VHDL Code in Gattern realisiert worden ist.
In der Uni haben wir das mit Synopsis gemacht. Aber diese FGPA Editor 
Ansicht sieht zwar interessant aus, aber deuten kann ich das momentan 
noch nicht wirklich.

Autor: na (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bei Xilinx-FPGAs werden die logischen Funktionen durch lookup-tables 
(LUT) realisert. D.h. eine Art kleiner ROM wird geschaffen, in dem 
steht, welche Ausgangsbelegung bei welcher Eingangsbelegung benötigt 
ist. Auf diese Weise kann man natürlich AND, OR und alles andere per 
Wahrheitstabelle hinbekommen.
Bei Xilinx ISE hast du die Möglichkeit, nach der Synthese mit "View 
Technology Schematic" dir diese LUTs und deren Verdrahtung anzuschauen, 
also so, "wie es im inneren deines FPGA aussieht". Durch "View RTL 
Schematic" wird dir eine Art Gatterplan gezeigt, mit dem du dein Design 
siehst, wie es mit realen Gattern aussehen würde.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.