Design nach Synthese in Xilinx

Innerhalb des Designs wird es sicher nur bis zur Ebene der Xilinxlogik 
aufgelöst. (LUT, LE, CLB etc..)  Die elementaren Funktionen, die (nicht 
nur) aus NORs bestehen, kannst Du Dir hinzuinterpretieren. Die sind ja 
fest gegossen. Ist es überhaupt so, daß die Xilinxbausteine in 
NOR(NAND)-Technologie gefertigt sind?

Probier mal den RTL-View aus.

Oder Falls du die verdrahtung im Chip sehen willst, musst du nach der 
synthese Map und Place&Route laufen lassen. Dann zeigt dir der 
fpga_editor an wie es drinne ausschaut.

Ne mich interessiert es schon wie es inneren meines FPGAs aussieht, bzw. 
wie mein VHDL Code in Gattern realisiert worden ist.
In der Uni haben wir das mit Synopsis gemacht. Aber diese FGPA Editor 
Ansicht sieht zwar interessant aus, aber deuten kann ich das momentan 
noch nicht wirklich.

Bei Xilinx-FPGAs werden die logischen Funktionen durch lookup-tables 
(LUT) realisert. D.h. eine Art kleiner ROM wird geschaffen, in dem 
steht, welche Ausgangsbelegung bei welcher Eingangsbelegung benötigt 
ist. Auf diese Weise kann man natürlich AND, OR und alles andere per 
Wahrheitstabelle hinbekommen.
Bei Xilinx ISE hast du die Möglichkeit, nach der Synthese mit "View 
Technology Schematic" dir diese LUTs und deren Verdrahtung anzuschauen, 
also so, "wie es im inneren deines FPGA aussieht". Durch "View RTL 
Schematic" wird dir eine Art Gatterplan gezeigt, mit dem du dein Design 
siehst, wie es mit realen Gattern aussehen würde.