Speicherzugriff auf XUP Boards

[Mirko S. (vimes)]

Guten Tag,
ich arbeite mit den XUP Boards von Xilinx und will zunächst die 
Anbindung eines eigenen IPCores an einen 256MB DDR Speicherriegel 
herstellen. Aus diesem Grund habe ich mit dem Peripheral Wizard einen 
neuen Core erstellt, der an den PLB angeschlossen ist und der auch 
Master-Funktionalität hat. Ich habe Probleme damit, zu verstehen, wie 
ich jetzt Daten über den PLB in den Speicherriegel schreibe. Mit Hilfe 
des Wizards ist ja eine user_logic.vhdl Datei generiert worden, die 
diesen master-Zugriff exemplarisch software-seitig zeigt.
Dazu habe ich folgende Fragen:
Muss ich meinem Design auch den ddr-controller hinzfügen? Wenn ja, wie 
funktioniert dann der Zugriff auf den Speicher?
Wenn ich vom PPC aus an die Adresse meines IPCores schreibe, wie lege 
ich dann im Core fest, welche Register welche Adresse haben? Wenn ich 
also ein Befehlsregister in meinem Core implementiere, wie lege ich dann 
die Adresse fest, die ich mit meiner PPC-Software adressieren muss, um 
in dieses Register zu schreiben?
Kann jemand möglichst einfachen VHDL-Code posten, um eine beliebeige 
Zahl vom IPCore in den Speicher zu schreiben?
Vielen Dank für eure Hilfe!