Hi zusammen, ich habe ein Anpassungsproblem: ich möchte ein digitales Signal mit 5V-Pegel verarbeiten. Mein Prozessor verträgt aber nur 3,3V. Gibts da passende Treiberbausteine ? Oder gibts ne Schaltkreisdatenbank, wo man rauslesen kann, welcher Schaltkreis was wie treibt ? Gruß Hendrik
@Hendrik >ich habe ein Anpassungsproblem: ich möchte ein digitales Signal mit >5V-Pegel verarbeiten. Mein Prozessor verträgt aber nur 3,3V. Gibts da Wenn das Signal nicht allzuschnell ist tuts ein simpler Serienwiderstand, der den Strom durch die Clamp-Dioden begrenzt (1..10mA). Alternativ kann man LVC? Gatter verwenden, die haben am Eingang keine Clamp-Dioden. Und dann gibts noch diveres anderes bidirektionale Levelshifter. MFG Falk
das Signal ist schon ziemlich schnell: etwa 3Mbps. Deshalb wäre Treiberbaustein schon sicherer. Danke für die ganzen Tipps auf jeden Fall
Wie oben erwähnt nimm ein 74LVC-Gatter, kostet ein paar Cent und geht ab wie Sau.
@Hendrik
>das Signal ist schon ziemlich schnell: etwa 3Mbps. Deshalb wäre
Naja, SCHNELL ist was anderes. Wenn der 5V Ausgang wirklich 5V bringt
(CMOS) dann fallen über dem Vorwiderstand 5-3,3-0,7 = 1V ab. Bei 1KOhm
fliesst 1mA, das können die Clampdioden der allermeisten ICs ohne
Probleme aushalten. Bei 10pF Eigangskapazität (Pi Mal Daumen) macht das
10ns Zeitkonstante, oder ~22ns Anstiegszeit. Das sollte für ein 3 Mbit/s
Signal locker reichen.
MFG
Falk
@ Maik der ADG3304 ist mit Vorsicht zu geniessen. Habe den 3308 verwendet, is eigentlich von der Funktionalität derselbe wie der 3304 nur halt mit 8 statt 4 leitungen. Das Problem bei mir war dass meine FPGA Karte nicht den notwendigen Strom von mind 36mA aufbringen konnte um den Eingang sauber zu treiben. Der Freq-generator hat das ordentlich gemacht und das Signal war auch sehr gut bei hohen raten aber nur wenn der Eingangsstrom ausreichend war. Da hätte ich noch nen Treiber reinsetzen müssen um die 36mA pro Leitung aufzubringen. Toll
@Markus K >Das Problem bei mir war dass meine FPGA Karte nicht den notwendigen >Strom von mind 36mA aufbringen konnte um den Eingang sauber zu treiben. Wozu braucht man 36mA auf normalen digitalen Leitungen? MFG Falk
@ Falk das habe ich mich auch gefragt. welche µc gibt das schon her? Deswegen habe ich das Projekt dann auch sein lassen. Völlig irre 36mA!!! kopfschüttel!!
@Markus K >@ Falk das habe ich mich auch gefragt. welche µc gibt das schon her? >Deswegen habe ich das Projekt dann auch sein lassen. Völlig irre 36mA!!! >kopfschüttel!! Ja wozu hättest du denn die 36mA gebraucht? Welcher IC? Welche Schaltung? MFG Falk
OK ein missverständniss sehe ich grad. Ich hätte die 36mA nicht gebraucht. Der ADG3308 braucht diese 36mA auf jeder leitung am Eingang die von 5 auf 3,3V geshifted werden soll. Ich wollte ja lediglich einen schnellen und zuverlässigen pegelwandler. Und da die DIOs meiner FPGA karte lediglich 16mA bei 5V liefern reicht das eben nicht um die Eingangskapazität des ADG 3308 zu laden. Steht so im Datenblatt. Ich dachte mir fallen die Augen raus als ich das sah, denn die gesamte Stromaufnahme des Bausteins ist bei 50Mbps nicht mehr als 10mA glaub ich. So und da jetzt also die FPGA karte zu wenig strom liefert, hatte ich kein sauberes Signal an der Eingangsseite...demzufolge auch nicht auf der Ausgangsseite und mein SPI device das nur 3,3V verträgt honnte mit den miserablen Signalflanken nichts anfangen. Und wenn ich sage miserabel, dann meine ich miserabel...man konnte kaum den SPI Bitstream erkennen, vom SCK ganz zu schweigen. Da stellt sich mir dann aber die frage was hat der ADG für megakapazitäten am Eingang, dass der soviel Strom braucht.
@Markus K >Ich hätte die 36mA nicht gebraucht. Der ADG3308 braucht diese 36mA auf >jeder leitung am Eingang die von 5 auf 3,3V geshifted werden soll. ???? Wie kommst du zu dieser irrigen Meiung? >das eben nicht um die Eingangskapazität des ADG 3308 zu laden. Steht so >im Datenblatt. Wo? >Ich dachte mir fallen die Augen raus als ich das sah, denn die gesamte >Stromaufnahme des Bausteins ist bei 50Mbps nicht mehr als 10mA glaub >ich. 1.) ICC muss die Versorgung liefern, nicht der FPGA, der auf 5V hängt. 2.) 10mA / Kanal, ausserdem bei 50pF Last, das ist schon sehr viel. >miserabel, dann meine ich miserabel...man konnte kaum den SPI Bitstream >erkennen, vom SCK ganz zu schweigen. Dann war was faul. Liegt aber sicher nicht am ADG3304. Der hat mit ~10pF und 1uA ganz normale Eingangsparameter. Da braucht keiner 36 mA als Treiberleistung. >Da stellt sich mir dann aber die frage was hat der ADG für >megakapazitäten am Eingang, dass der soviel Strom braucht. Da stellt sich die Frage, was du vermurkst hast. MfG Falk
Da muss ich mich aber nochmal melden. @Markus K wo hast Du das mit den 36 mA her? Ich habe den ADG3304 und auch ADG3308 direkt am FPGA (Cyclone2, 1,8 V Vccio), d.h. ich wollte den 1,8 V-Pegel auf 3,3 V anheben. Ist aber noch in der Entwurfsphase. Bin jedoch von der korrekten Funktion ausgegangen. Bitte mach mich jetzt nicht fertig, war schwer genug, einen Pegelwandler zu finden, der mit 1,8 V klar kommt :-( MfG Maik
@Maik >Vccio), d.h. ich wollte den 1,8 V-Pegel auf 3,3 V anheben. ?? Cyclone kann doch auch 3,3V IO, oder? >Ist aber noch in der Entwurfsphase. Bin jedoch von der korrekten >Funktion ausgegangen. Das würde ich auch. Und ich meine, das ist auch gerechtfertigt. Wenn der IC wirklich 36mA Treiberleistung brauchen würde, wäre er komplett unbrauchbar. >Bitte mach mich jetzt nicht fertig, war schwer genug, einen Pegelwandler >zu finden, der mit 1,8 V klar kommt :-( Lass dich nicht irre machen, das ist nur eine der vielen Urban Legends. MfG Falk
@Falk Ja, der kann auch 3,3V. Habe aber andersweitig noch 1,8 V gebraucht, kaum noch Pins frei und musste somit die 1,8V-Bank nutzen. Ich gehe mal weiterhin von der Korrektheit meiner Annahme aus. Bleibt mir ja auch nix anderes übrig ;-) MfG Maik
Also ich will niemanden verrückt machen aber lies doch mal das Datenblatt durch. Seite 16, rechte Spalte ganz oben unter INPUT DRIVING REQUIREMENTS.
@Markus K >Also ich will niemanden verrückt machen aber lies doch mal das >Datenblatt durch. Seite 16, rechte Spalte ganz oben unter INPUT DRIVING >REQUIREMENTS. Hmm, eine etwas merkwürdige Angabe. Allerdings sind die 150 Ohm kein Problem, das hat so ziemlich jeder Standardschaltkreis (~25 Ohm). Die 36 mA sind schon eher ein Problem, das schaffen die meisten nicht, ohne die Pegel in einen ungültigen Bereich zu verschieben. Aber wie gesagt, die Angabe ist merkwürdig. MfG Falk
Ja ich fand die Angabe auch zunächst merkwürdig aber dann habe ich in der Tat festgestellt, dass ich ein bescheidenes Signal bekomme, und da meine FPGA Karte nur 16 mA kann würde es das bestätigen.
@Markus K Den Datenblatteintrag hab ich noch gar nicht für voll genommen. Danke für den Hinweis. @Berti Danke, ich schau mal nach. MfG Maik
Hallo, es gibt von Ti ein Application Report "Interfacing the 3-V MSP430 to 5-V Circuits", wo verschiedene Möglichkeiten beschriben sind: http://focus.ti.com/lit/an/slaa148/slaa148.pdf Grüße, Franz
Wenn man die Richtung weiss: sn74lvc8t245.pdf oder groesser/kleiner Wenn man nur die 3.3V klippen will, bidirektional ohnde das Umschalten noetig ist: sn74cb3t3384.pdf
Hab mich für einen MAX3004 entschieden--scheint zu passen. Danke nochmal an alle Beiteiligten. MfG Maik
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.