mikrocontroller.net

Forum: FPGA, VHDL & Co. Frequenzteiler mit gal22V10


Autor: will wissen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
ich möchte ein Frequenzteiler aufbauen mit vier hintereinander 
geschaltenen T-FF.
Eingabe mit dem schematic des ispLever.

Nur will der Compiler immer das ich die clocks der T-FFs an pin 2 
anschliesse sprich alle zusammen anschliessen.

Ein Nacheinander Schalten ist nicht möglich.
Muss ich die T-FF mit Gattern aufbauen?

(meine ersten Versuche mit PLDs)
danke für hilfe

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@will wissen

>ich möchte ein Frequenzteiler aufbauen mit vier hintereinander
>geschaltenen T-FF.

Klingt nach Ripple Counter.

>Nur will der Compiler immer das ich die clocks der T-FFs an pin 2
>anschliesse sprich alle zusammen anschliessen.

Ja, das ist ein synchroner Zähler. Das ist eigentlich besser. Was 
spricht dagegen?

>Ein Nacheinander Schalten ist nicht möglich.

Doch, ich kann dir aber jetzt nicht sagen wie, hab kein ISP lever zur 
Hand.

>Muss ich die T-FF mit Gattern aufbauen?

Nein.

MFG
Falk

Autor: Christoph Kessler (db1uq) (christoph_kessler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das GAL muß vor dem D-Flipflop ein EXOR-Gatter haben, damit sich ein 
T-FF bauen läßt. Ich kenne das vom ispLSI1016. Asynchronzähler geht 
nicht, aber 4 Stufen synchron mit T-FF passen bequem rein.

Autor: Christoph Kessler (db1uq) (christoph_kessler)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das GAL22V10 von Lattice hat anscheinend keine Hardware-EXORs
http://www.latticesemi.com/lit/docs/datasheets/pal...

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Christoph Db1uq

>Das GAL22V10 von Lattice hat anscheinend keine Hardware-EXORs

???
Was für hardware-EXORs? Dassollte doch über einenganz normalen 
Produktterm abgehakt werden können.
Nen Ripple Counter braucht man bestenfalls für extrem hohe Freqenzen als 
Vorteiler. Sonst immer synchron.

MFG
Falk

Autor: Christoph Kessler (db1uq) (christoph_kessler)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
In den ispLSIs war das Gatter-Netzwerk dreistufig, UND-ODER-EXOR
hier ein Beispiel eines 16 Bit Up/down-Zählers in "Abel" mit 
Lattice-spezifischen EXOR-Befehlen, das Dollarzeichen soll Exor heißen.

Autor: Knut (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Kann man nicht einfach nen fertiges Zähler-IC für ein paar Cent nehmen? 
Diese GALs sind doch ekelhaft, schon wegen des hohen Stromverbrauchs.

Autor: Knut (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> meine ersten Versuche mit PLDs

Hab ich übersehen, sorry. Dann ist dein Vorhaben natürlich legitim. 
Falls du noch GALs für deine Experimente brauchst, sag bescheid. Hab 
hier noch stangenweise liegen, wollte die schon entsorgen.

Autor: will wissen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
danke für die Antworten.
ein synchronzähler tu es und lässt sich auch leicht programmieren.

> Diese GALs sind doch ekelhaft, schon wegen des hohen Stromverbrauchs.

Da scheinst du recht zu haben da ich nur 12V Versorgungsspannung zur 
Verfügung habe schreit der Linearregler schon nach einem Kühlkörper.
So war das eigendlich nicht geplant da der Gal sich mal eben 120mA 
reinzieht.

Ich wollte eigendlich nur eine Logik die ursprünglich mit 10 ICs aus der 
74er Reihe aufgebaut war mit einem Gal realisieren.

Welchen Baustein gäbe es denn der die 10 ICs ersetzen könnte mit 
geringer Stromaufnahme.
Ein CPLD oder FPGA scheint mit viel zu mächtig für die kleine Logik.
So billig wie ein Gal sollte er auch sein.

danke für Tipps

Autor: Kloberscht (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ein CPLD ist keine schlechte Wahl. Ich weis jetzt nicht, was ein GAL 
kostet, aber z. B. ein XC9536 kostet bei Reichelt keine 2 €. Das ist ein 
kleines CPLD von Xilinx, die Stromaufnahme wird mit 30mA im low-power 
Modus bei 1MHz angeben. Der Strom geht allerdings mit zunehmender 
Frequenz recht schnell in die Höhe. Ich betreibe in einem Projekt ein 
solches Teil mit 120MHz, und es braucht keine 70mA. Der Baustein ist 
zwar ein Auslaufmodell, aber deshalb nicht wertlos. Zumal er vom 
kostenlosen Xilinx Webpack unterstützt* wird.

Eine bessere Wahl wären die Coolrunner CPLDs ebenfalls von Xlinx. Das 
sind reine CMOS-Bausteine, d. h. sie benötigen nur Strom, wenn sie auch 
was zu tun haben.

Das schöne an den Bausteinen in Kombination mit dem Webpack ist, dass du 
sie entweder grafisch oder aber mit einer Hardwarebeschreibungssprache 
(VHDL, ABEL) programmieren kannst.

*) Ich bin nicht sicher, ob die aktuellste Version des Webpacks diesen 
Baustein unterstützt, da ich diese nicht installiert habe.

Autor: Kloberscht (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
P.S.: Hab grad mal geguckt, dein GAL kostet bei Reichelt über 3 €, na 
wenn dann das CPLD keine Alternative ist ?!?

Noch ein Wort zur Programmierung des CPLDs: für den Anfang genügt ein 
primitives Kabel für den Parallelport, welches von einem Programm, das 
Bestandteil des Webpacks ist, erkannt und angesteuert wird.

Ich benutze das hier: http://warmcat.com/milksop/cheaptag.html

Autor: will wissen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke,
ich habe mir schon ein ISP Kabel für die Lattice Bausteine gebastelt.

vielleicht werde ich mir mal die kleinsten der MACH4 CPLD Reihe 
anschauen.
mal schauen was der kostet.

Aber im vergleich zu einem µC sind CPLDs auch Stromfresser wenn man die 
schnellen durchlaufzeiten nicht braucht.

Autor: will wissen (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,
hab mir mal den ispGAL22V10AV von Lattic angeschaut.
http://www.latticesemi.com/lit/docs/datasheets/pal...

dort sind als Stromverbrauch auf Seite 8 angegeben Typ 8mA max 90mA
wie ist das zu verstehen?

Autor: Falk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@ will wissen

>dort sind als Stromverbrauch auf Seite 8 angegeben Typ 8mA max 90mA
>wie ist das zu verstehen?

Wenn dein CPLD nix macht (Takte in Rihe, interne Logik schaltet nicht) 
dann zieht es den typischen Strom von 8 mA. Wenn Bewegung ins Spiel 
kommt (Interen Logik arbeitet) dann kann je nach Menge an arbeitender 
Logik und Taktfreqeunz bis zu 90 mA gebraucht werden.

MfG
Falk


Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.