SPI Schaltplan ?

Oli Gast #527340
Lesenswert?
• ▲
▼ 
Hallo zusammen,

ich beschäftige mich gerade mit SPI. Ich habe das prinzip soweit 
verstanden (MOSI, MISO, SSL, SCK, ....). Nun wollte ich mein wissen auch 
in die tat umsetzen.

Wie baue ich das netzwerk denn auf? Ich habe erfahrung mit dem I2C bus, 
dort ist es ja so, dass man pull-up widerstände jeweils für CLK und DATA 
braucht.

Ich habe mich in den Foren und in google umgeschaut, leider habe ich nur 
schematische pläne bzw. skizzen gefunden.

Oder ist es wirklich so, dass man einfach die ausgänge (mosi, miso, sck) 
des masters direkt an den slave anschließt und jeweils für die slaves 
eine SSL Leitung. UND DAS ALLES OHNE PULL-UP ??


Wäre euch wirklich dankbar!

gruss an alle
  oli
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
tom Gast #527345
Lesenswert?
• ▲
▼ 
ja, das geht ohne pullups.
Eventuell kannst du noch einen 50Ohm Widerstand in jede Leitung setzen, 
der Verbessert die EMV Eigenschaften und verringert die Überschwinger 
wenn du sehr hoch taktest.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Jan Gast #527347
Lesenswert?
• ▲
▼ 
Bei I2C braucht man pullups ja eigentlich nur deshalb, weil mehrere ICs 
auf die selbe Leitung schreiben koennen muessen und es sonst zu 
Kurzschlüssen kommen könnte, wenn zwei ICs gleichzeitig unterschiedliche 
Pegel anlegen. Bei SPI kann das aber nicht vorkommen, da nur der Master 
auf MOSI schreiben darf und immer nur der Slave auf MISO schreiben kann, 
der mit Select ausgewählt wurde.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Falk Gast #527363
Lesenswert?
• ▲
▼ 
@tom

>Eventuell kannst du noch einen 50Ohm Widerstand in jede Leitung setzen,
>der Verbessert die EMV Eigenschaften und verringert die Überschwinger
>wenn du sehr hoch taktest.

Die Überschwinger sind, wenn sie denn wirklich da sind, UNabhängig von 
der Taktfrequenz. Die sind dan auch bei 1 kHz da. Das entscheidende 
Kriteriumist die Schaltzeit (Anstiegs/Abfallzeit) der Treiber.
Ausserdem, diese Serienterminierung kann bei der Taktleitung daneben 
gehen. Multi-Drop Taktleitungen darf man eigentlich nur am Ende 
terminieren (AC oder Split-Terminiation). Sonst könnten schnelle 
Takteingänge allergisch reagieren.

MFG
Falk
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Oli Gast #527375
Lesenswert?
• ▲
▼ 
Sorry, ich bin kein elektronik-freak. Ich beschäftige mich seit ca. 
2monaten  mit µc's, daher ist mir jetzt nicht ganz klar was ich machen 
muss?!

Wie soll ich jetzt vorgehen? Soll ich alle leitungen zwischen master und 
slave (MISO, MOSI, SSL) mit 50Ohm pullups verbinden und CLK ohne dem 
pullup, da Falk davon abgeraten hat?
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Falk Gast #527410
Lesenswert?
• ▲
▼ 
@Oli

>Wie soll ich jetzt vorgehen?

Verbinde einfach die die Signal direkt vom Master zu den Slaves. Halte 
die Leitungen einigermassen kurz (<20cm) und mach kein wild fliegendes 
Klingeldrahtverhau. Dann passt das.
Keine Pull ups (erst recht nicht 50 Ohm!) und kein Serienwiderstände.
Wenn du es ganz sicher machen willst nimm Flachbandkabel und benutze 
jede 2. Ader für GND (und bitte GND auf allen Adern auf BEIDEN Seiten 
übereine kurze Verbindung mit GND verbinden).

MFG
Falk
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Beitrag #7937052 wurde von einem Moderator gelöscht.
Beitrag #7937060 wurde von einem Moderator gelöscht.
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren