RS FlipFlop VHDL Strukturmodel

Ich habe mal gehört, dass man "bit" nicht verwenden sollte. Probier es 
mit STD_LOGIC...

@will wissen

>ich bin gerade dabei ein bisschen VHDL zu lernen und hab mal das
>Beispiel in folgendem link programmiert.
>(RS FlipFlop VHDL Strukturmodel)

Hmm, RS-FlipFlops sind reichlich akademisch. Die verwendet man praktisch 
eigentlich nicht mehr.

>http://www.nt-nv.fh-koeln.de/Labor/VhdlEasy/Kap1/k122.html

>dies geht auch auf meinem Demo Board.
>Doch warum gibt es beim Übersetzen immer die Warnungen "combinational
>loops"etz.?

Ganz einfach, das Ganze wird aus Gattern zusammengesetzt. Das ist eine 
wunderschöner asynchrone Sache. -> Bähhhhh.
Das gefällt den Tools, die auf synchrone Schaltungstechnik ausgelegt 
sind gar nicht.
Am besten du übst du dich an sinnvollen, synchronen Sachen. Zähler, 
Schieberegiser, ROMs etc.
Und das Beispiel vergiss mal schnell. Es ist nur zu einem gut. Zu 
zeigen, wie man es nicht machen sollte.

MFG
Falk

Danke für die Aufklärung.

Kennt jemand im Netz sinnvolle und für den Anfang einfache Beispiele in 
VHDL?

Ich habe bis jetzt nur µC in C&Assembler programmiert und versuche es 
jetzt mal mit Programmierbarer Logic.

Beste grüsse

google mal nach VHDL cookbook.

MfG
Falk

Wenn es praxisrelevant sein soll, dann schau Dir z.B. im XST User Guide
(http://toolbox.xilinx.com/docsan/xilinx82/books/docs/xst/xst.pdf) das 
Kaptiel "Coding Techniques" an. Im Kapitel "Language Support" sind die 
unterstützen Sprachkonstrukte aufgeführt.

Rick

Such mal bei google. Gibt viele PDFs mit VHDL Zusammenfassungen. Kann 
jetzt aber nicht sagen, welche gut sind. Ich habe auch lange Zeit µC's 
in C programmiert und vor kurzem wieder mit VHDL angefangen, weil das 
aktuelle Prjoekt das erfordert. Außerdem ist bei xilinx ise eine 
Glühbirne im menü, klick mal da drauf und du hast nen haufen 
beispiele(vorlagen). Musst dann noch die Signale mit normalen namen 
ersetzen, wenn du copy-paste machst. Also <clock> z.B: durch clock 
ersetzen etc...

Nachtrag: hier ist was nettes auf deutsch
http://mikro.e-technik.uni-ulm.de/vhdl/anl-deut.vhd/html/node1.html

@will wissen
"combinational loops" enstehen weil du Ausgangswerte wieder auf 
Einganswerte zurückführst. Das produiziert im Simulator sogenannte 
"delta cycles" da im Simulator die Hardware selbst "unendlich schnell" 
arbeitet.

Diese Delta Cycles sind ein Hilfmittel, bis sich ein konstanter Zustand 
"eingeschwungen" hat. Dies kann bei dieser Beschreibung aber nie der 
Fall sein.