Gast
#528614
Ich habe eine hochfrequent abgetastetes Signal als digitalen Datenstrom im FPGA (32 Bit mit etwa 1MHz). Das Signal zeichnet logischerweise alles auf, was vom Wandler kommt. Aufgrund der Schaltung kommen da recht hohe Amplituden von etwa 20kHz an Störung rein. Man kann die 16kHz-Messfrequenz richtig schön in den Daten sehen: ;-) Für meine Bewertung muss ich jetzt dies soweit glätten, daß alles oberhalb von 10kHz so ziemlich weg ist, und ich einen glatten Datenstrom mit wieder 1MHz bekomme, aus dem ich alles niederfrequente herausziehen kann. Ich brauche in jedem Fall alle Frequenzen unterhalb von 2kHz sehr genau, da in diesem Bereich das Messsignal liegt. Da das Messignal wegdriftet und ich dies berechnen und korrigieren muss, will ich alles unter 100Hz nochmal rausfiltern und dann die Schaltung gegensteuern, daß der Drift kompensiert wird. (Ausgang DAc auf einen OP). Wie das Analog zu machen wäre, ist mir klar: Einfach 2 steile Filter mit 4kHz und 20Hz hintereinander, wobei der letzte den OP steuert, sodaß das niederfrequente Brummen aus dem Messsignal verschwindet. Aber wie baut man das digital im FPGA ? Reicht da einfach eine Mittelwertbildung mit Glättung ? Wie stellt man die Grenzfrequenz ein? Vielen Dank
