Brainstorming: Eine Menge Bits zählen

Nimm einen ganz normalen Zähler und lass ihn zählen. 10EXP14 sind gerade 
mal 50 bit. Das ist kein Problem.


Daniel

@ Hans

>die vom FPGA empfangen wurden und da können schon nach 24h solche Größen
>wie 10e14 entstehen. Gibt es übliche Tricks (bereits vorhandene
>Ansätze), wie man mit solchen Zahlen in VHDL umgehen kann? Die Ausgabe

Einfach in einem Vektor, AFAIK gibt es da keine Begrenzung der 
Bitbreite. Ein 64 Bit Vektor reicht. Wenn du aber in 24h (=86400s) 10^14 
Bits zählen willst, hast du eine minimale Bitrate von 11,5 Gbit/s. 
Wirklich?

GGf. muss man den zähler zerlegen, denn ein einzelner 64 BIt Zähler ist 
auch in einem schnellen FPGA schon recht "langsam", (ca. 100MHz)

>der gezählten Bits wäre eigentlich kein Problem, da werde ich eine
>ungefähre Anzahl der Bits ausgeben in exp. Form z.B. für 123^14 -> 123
>und b1110 usw. Aber wie man die Bits erst am besten zählt, da habe ich
>gerade Hirnlaggst.

Mit nem Zähler?

MFG
Falk