parametrischer FIR-Filter

Alex Gast 19.04.2007 19:40 #543803

Lesenswert?

•

Hallo Forum,

Ziel ist es, einen FIR Filter (7. Ordnung) mit variabler Grenzfrequenz 
zu entwerfen.

Da bei dem Design des Filters (Fenstermethode mit Hammingfenster) nur 
die normierte Grenzfrequenz (Fg = fg/fa) eine Rolle spielt müsste doch 
bei konstandem Fg von 0,25 ein Filter mit variabler Eckfrequenz einfach 
durch Änderung der Abtastfrequenz zu realisieren sein? Oder denke ich da 
zu einfach?

Hintergrundwissen: Der Filter wird in transponierter Form direkt in 
einem FPGA implementiert. Die Abtastfrequenz wird mittels 
Phasenakkumulation erzeugt und ist damit sehr fein einstellbar.

Bin für jeden Tipp dankbar!
Gruß, Alex

Beitrag melden Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Markierten Text zitieren Antwort Antwort mit Zitat

----- Gast 19.04.2007 21:47 #543908

Lesenswert?

•

▲
▼

Das kannst du schon so machen. Nur wirst du vermutlich durch das 
verändern der Abtastfrequenz Probleme wegen den aliasing bekommen. Wie 
sieht deine Schaltung aus, bekommst du die Daten von einem Adc?

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Alex Gast 20.04.2007 09:09 #544150

Lesenswert?

•

▲
▼

Vielen Dank schonmal für die Antwort.

Die Eingangsdaten des Filters werden ebenfalls digital in dem FPGA 
erzeugt. Dabei handelt es sich im einfache Wellenformen wie Sinus, 
Dreieck und Rechteck. Diese werden dann durch das Filter geschickt und 
anschließend mit einem D/A-Wandler in analoge Spannungen umgesetzt.

Gruß, Alex

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Alex Gast 20.04.2007 12:52 #544430

Lesenswert?

•

▲
▼

Nach einiger Überlegung ist mir nun auch eingefallen, wo das Problem bei 
dieser Umsetzung liegt.

Ich muss ja mit meinem analogen Ausgangstiefpass das Signal bei fa/2 
abschneiden. Das ist natürlich theoretisch nur bei genau einer 
Abtastfrequenz gegeben. In der Praxis wird man ein paar Werte mehr 
abdecken können, allerdings keinen Frequenzbereich von 50Hz...20kHz.

Damit ist mein ursprüngliches Konzept so erstmal nicht realisierbar. Da 
muss ich am Wochenende nochmal neu drüber nachdenken.

Ich bin auch dankbar für jede Idee, wie man einen FIR-Filter mit 
verschiebbarer Eckfrequenz in dem oben genannten Frequenzbereich 
realisieren kann.

Gruß,
Alex

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

----- Gast 20.04.2007 20:39 #544837

Lesenswert?

•

▲
▼

Wenn dein Signal kein Offset hat, oder die Zeit begrenzt ist, kannst du 
die Samplerate mit einem CIC Filter dezimieren.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Andreas S. (andreas) Admin 20.04.2007 20:43 #544842

Lesenswert?

•

▲
▼

Das sollte doch nicht nötig sein; wenn die Signale im FPGA erzeugt 
werden (z.B. mit DDS), dann kann man die Abtastrate direkt bei der 
Erzeugung wählen wie man möchte.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Christian (Guest) Gast 20.04.2007 20:53 #544848

Lesenswert?

•

▲
▼

Du erzeugts signale & filterst die - in einem Baustein.

Richtig ?

Wenn dem so ist, dann würde ich keinen
 Sinus (den schon)
 dreieck
 Rechteck
erzeugt, sonders direkt das gelfiterte signal.

Vorteil:
phase.

Vermutl. habe ich etwas übersehen, aber nach dem DAU
kommt eh noch ein Filter: antialiasing


Nice time, c.

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

ebookaktiv Gast 04.06.2007 09:32 #574530

Lesenswert?

•

▲
▼

siehe auch das eBook "Grundlagen digitale Filter" auf www.ebookaktiv.de

Beitrag melden Bearbeiten Löschen Markierten Text zitieren Antwort Antwort mit Zitat

Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren