Forum: Digitale Signalverarbeitung / DSP / Machine Learning parametrischer FIR-Filter


von Alex (Gast)


Lesenswert?

Hallo Forum,

Ziel ist es, einen FIR Filter (7. Ordnung) mit variabler Grenzfrequenz 
zu entwerfen.

Da bei dem Design des Filters (Fenstermethode mit Hammingfenster) nur 
die normierte Grenzfrequenz (Fg = fg/fa) eine Rolle spielt müsste doch 
bei konstandem Fg von 0,25 ein Filter mit variabler Eckfrequenz einfach 
durch Änderung der Abtastfrequenz zu realisieren sein? Oder denke ich da 
zu einfach?

Hintergrundwissen: Der Filter wird in transponierter Form direkt in 
einem FPGA implementiert. Die Abtastfrequenz wird mittels 
Phasenakkumulation erzeugt und ist damit sehr fein einstellbar.

Bin für jeden Tipp dankbar!
Gruß, Alex

von ----- (Gast)


Lesenswert?

Das kannst du schon so machen. Nur wirst du vermutlich durch das 
verändern der Abtastfrequenz Probleme wegen den aliasing bekommen. Wie 
sieht deine Schaltung aus, bekommst du die Daten von einem Adc?

von Alex (Gast)


Lesenswert?

Vielen Dank schonmal für die Antwort.

Die Eingangsdaten des Filters werden ebenfalls digital in dem FPGA 
erzeugt. Dabei handelt es sich im einfache Wellenformen wie Sinus, 
Dreieck und Rechteck. Diese werden dann durch das Filter geschickt und 
anschließend mit einem D/A-Wandler in analoge Spannungen umgesetzt.

Gruß, Alex

von Alex (Gast)


Lesenswert?

Nach einiger Überlegung ist mir nun auch eingefallen, wo das Problem bei 
dieser Umsetzung liegt.

Ich muss ja mit meinem analogen Ausgangstiefpass das Signal bei fa/2 
abschneiden. Das ist natürlich theoretisch nur bei genau einer 
Abtastfrequenz gegeben. In der Praxis wird man ein paar Werte mehr 
abdecken können, allerdings keinen Frequenzbereich von 50Hz...20kHz.

Damit ist mein ursprüngliches Konzept so erstmal nicht realisierbar. Da 
muss ich am Wochenende nochmal neu drüber nachdenken.

Ich bin auch dankbar für jede Idee, wie man einen FIR-Filter mit 
verschiebbarer Eckfrequenz in dem oben genannten Frequenzbereich 
realisieren kann.

Gruß,
Alex

von ----- (Gast)


Lesenswert?

Wenn dein Signal kein Offset hat, oder die Zeit begrenzt ist, kannst du 
die Samplerate mit einem CIC Filter dezimieren.

von Andreas S. (andreas) (Admin) Benutzerseite


Lesenswert?

Das sollte doch nicht nötig sein; wenn die Signale im FPGA erzeugt 
werden (z.B. mit DDS), dann kann man die Abtastrate direkt bei der 
Erzeugung wählen wie man möchte.

von Christian (Guest) (Gast)


Lesenswert?

Du erzeugts signale & filterst die - in einem Baustein.

Richtig ?

Wenn dem so ist, dann würde ich keinen
 Sinus (den schon)
 dreieck
 Rechteck
erzeugt, sonders direkt das gelfiterte signal.

Vorteil:
phase.

Vermutl. habe ich etwas übersehen, aber nach dem DAU
kommt eh noch ein Filter: antialiasing


Nice time, c.

von ebookaktiv (Gast)


Lesenswert?

siehe auch das eBook "Grundlagen digitale Filter" auf www.ebookaktiv.de

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.