mikrocontroller.net

Forum: Platinen Lötstopp über Via (bei Bilex)


Autor: Christophe Thil (chrisjt)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Servus,

meine mit Altium erstellten Platinen haben über sämtlichen Vias 
Lötstopplack. Eagle scheint das standardmäßig nicht so zu handhaben.

Ich finde die Variante "mit" jedoch schöner und würde das gerne bei 
Eagle so machen. Über eine Einstellung in den DRC-Regeln (Masks->Limit) 
klappt das auch.

Kann Bilex so etwas fertigen, oder müssen die Vias frei sein?

Grüße,
Christophe

Autor: Richard Zink (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Frag doch einfach bei Bilex an,
die dürften dir das am ehesten sagen können.

Grüße,
Richard Zink

Autor: Christophe Thil (chrisjt)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Schon getan, ist möglich. Ich würde eben gerne auch wissen, ob das schon 
jemand gemacht hat und ob es Probleme gab.

Grüße,
Christophe

Autor: Pieter (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
moin moin,

klar kann Hristo so was und ich nutze das auch so.

Anbei eine Platine. Deutlich sind doch die Unterschiede zu sehen.

Mit Gruß
Pieter

Autor: Pieter (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
...selbe Platine mit LCD, bei dieser sind die Vias nicht mit Lötstoplack 
bedeckt.

Mit Gruß
Pieter

Autor: Simon Huwyler (simi)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ist übrigens nicht nur eine Frage der Ästhetik! Vias MÜSSEN 
unbedingt vom Lötstopplack befreit werden. Sonst ergibt sich in den 
Löchern ein Mikroklima, in dem irgendwelche Reste von Chemikalien in 
Unwesen treiben können.

In einer Firma, wo ich mal gearbeitet habe, haben sie das mal nicht 
beachtet. Das gab dann Massenhaft Feldrückläufer, weil sich 
eingeschlossene Chemikalien langsam durch die Durchkontaktierung 
frassen.

Aus dem selben Grund darf/soll man übrigens auch keine Leiterbahnen 
unter stehenden Elkos durchführen. Da gibt's auch wüste Bilder. Die 
Dinger müssen nicht mal auslaufen, um das Kupfer wegzuätzen.

Autor: Stefan Salewski (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Vias MÜSSEN unbedingt vom Lötstopplack befreit werden.

Wo kann man das nachlesen?

Autor: Simon Huwyler (simi)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das weiss ich nicht. Aber ein Kollege von Mir musste sich mit x Geräten 
umherschlagen, die nach einigen Monaten fehlerfreiem Betrieb plötzlich 
auf mysteriöse Weise den Geist aufgaben (was vielleicht wieder Grund zur 
Vermutung gab, die Industrie programmiere ihre Geräte so, dass sie nach 
einiger Zeit selber deaktivieren ;-).
Tatsächlich waren bei allen Rückläufern einige Vias "tot". Eingehende 
Untersuchungen zeigten schliesslich, dass Einschlüsse in den Vias zum 
Fehler geführt haben.

Dass solche Mikroklimata gefährlich sind, habe ich - allerdings in Bezug 
auf die ebenfalls erwähnten Leiterbahnen unter den Elkos - kürzlich an 
einem Forum erfahren, an dem sich Kondensatorhersteller und deren Kunden 
austauschten.

Hm - ich sehe gerade, dass in der IPC600 ein Kriterium definiert ist, 
nach dem alle abzudeckenden Löcher vollständig mit der Lötstoppmaske 
abgedeckt sein müssen.

Insofern: Ok, ich formuliere es anders: Sie MÜSSEN NICHT frei sein. Aber 
es gibt m.E. keinen Grund, sie abzudecken, aber einen SEHR 
SCHWERWIEGENDEN, es zu unterlassen. Denn dass es gefährlich ist, liegt 
auf der Hand. Ausfälle nach einigen Monaten sind sehr sehr unangenehm. 
Und zudem bedeutet ein totes Via Totalschaden. Und es reicht, wenn 
irgendeine aggressive Reinigungsflüssigkeit nicht absolut vollständig 
ausgeblasen wird, bevor der Lötstopp draufkommt. Also durchwegs ein sehr 
realistisches Szenario.

Ausnahme: Die Vias sind VOLLSTÄNDIG mit Lot gefüllt. Dann besteht die 
Gefahr nicht. Nur wird das selbst bei Klasse 3-Baugruppen nicht 
gefordert.

Aus demselben Grund ist übrigens in der IPC definiert - oder wird 
zumindest von den Istruktoren kommuniziert, dass man Platinen nicht von 
oben und unten löten darf. ENTWEDER ODER. Aber NIE von beiden Seiten 
(sonst gibt's Einschlüsse).

Autor: Simon Huwyler (simi)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
THT-Bauteile meine ich natürlich. DIE dürfen nicht von oben und unten 
gelötet werden.
Und selbstverständlich gilt das nur für durchkontaktieren Platinen

Autor: Stefan Salewski (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
@Simon Huwyler

Danke für Deine Erklärung.

Ich habe gerade mal nachgesehen, bei meiner Startan-3E Starterkitplatine 
von Digilent sind die großen Vias frei, die vielen kleinen jedoch alle 
mit Lötstopplack bedeckt.

Bei korrekter Fertigung ist die Abdeckung der Vias mit Lötstopplack wohl 
nicht so kritisch. Aber klar, wenn da aggressive Chemikalien 
eingeschlossen werden, wird es Probleme geben. Andererseits ist 
Lötstopplack aber auch ein Korrosionsschutz.

>dass man Platinen nicht von oben und unten löten darf.

Platinen werden doch fast immer beidseitig gelötet -- oben meist SMD, 
unten die durchkontaktierten Bauteile.

Du meinst wahrscheinlich, dass man eine LÖTSTELLE nur entweder von unten 
oder von oben löten soll -- nicht beidseitig. Aber große Probleme würde 
ich da auch nicht erwarten, denn erstens sollte es beim beidseitigen 
Löten keine Einschlüsse geben, wenn korrekt gearbeitet wird. Und 
zweitens ist das Flussmittel in der Regel nicht sehr aggressiv.

Übrigens zu diesem Mikroklima: Wenn man etwas darüber nachdenkt -- wenn 
da aggressive Substanzen in den Via-Bohrungen verbleiben, ist es immer 
schlecht. Egal ob nun Lötstopplack drüber ist oder nicht. Eventuell ist 
es ohne Lötstopplack noch kritischer, weil dann Sauerstoff und 
Luftfeuchtigkeit ungehinderten Zugang haben.

Es ist schwierig, aus einer Einzelbeobachtung grundlegende Erkenntnisse 
abzuleiten.

Gruß

Stefan Salewski

Autor: Simon Huwyler (simi)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Stimmt, ich meine natürlich einzelne LötSTELLEN bei THT.

Zu den Risiken:
Es ist definitiv so, dass man durch Abdecken der Vias ein zusätzliches 
Risiko eingeht. Das Argument mit dem Sauerstoff, der dazu kommt, kann 
ich zwar nachvollziehen, zählt aber nicht, weil die Verdunstung einfach 
viel schneller stattfindet. Ein offenes Via ist trocken. Und das ist 
i.A. nicht gefährlich.
Ein dauernd feuchtes Klima hingegen ist nun mal schädlich. Und ich will 
keinesfalls darauf vertrauen, dass die Platine vor der Applizierung des 
Lötstopplacks 100%ig trocken war.

Es gibt m.E. nur einen Grund, warum man Vias abdeckt. Nö. Zwei Gründe.

1. Unkenntnis der Problematik.
2. ICT. Der geht natürlich um einiges einfacher, wenn man alle Löcher 
(zuverlässig!) stopft. Aber dafür gibt's wiederum bessere (aber halt 
wieder  mit Zusatzaufwand verbundene) Lösungen. Ansonsten: Stärkere 
Pumpe an den ICT-Adapter! ;-)

Übrigens habe ich jetzt ganz kurz mal gegooglet. Abgedeckte Vias sind 
Platinenherstellern ein Dorn im Auge. Die Problematik ist gegeben und 
bekannt.

Autor: Stephan Watterott (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Habe gerade bei Multipcb dieses gefunden:

"Vias, also Durchkontaktierungen, können in Ihrem Auftrag natürlich 
komplett vom Lötstop freigestellt werden (z.B. Testpunkte, etc.). 
Generell sollten Sie aber (zumindest bei größeren Stückzahlen), Vias mit 
Lötstop abdecken, um Lötbrücken zu vermeiden! "

Autor: Simon Huwyler (simi)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also das halte ich nun für kompletten Unsinn! Warum sollten da 
Lötbrücken entstehen? Darf ich da auch keine SMD-IC's auf der LP haben? 
Könnte doch Lötbrücken geben!

Autor: Simon Huwyler (simi)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Interessanter Artikel dazu:

http://www.greule.de/presse/aktuell1.pdf


Und noch was: Eine einschlägige Forums-Diskussion.

http://www.fed.de/e-mail-archiv/thread/20051130.14...

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.