|
Anzeige
|
For Schelife in VHDL
Gast
#547233
Hallo, ich habe ein Problem mit mit einer FOR-Schleife. In meinem Skript lautet der Syntax wie folgt: FOR range LOOP wobei mit range der Bereich festgelegt wird. Nun bin ich über folgende Anwendung gestoßen. FOR i IN DIN'range LOOP DIN ist ein std_logic_vector von 0-5. So folgende Fragen: -Wird die Schleifenvariable i immer mit dem Wert 0 initialisiert? -Was bedeutet das IN also welche Funktion hat es?
Gast
#547265
Das in ist einfach vhdl syntax. I wird mit dem initialsiert, was du ihm
im schleifenkopf schreibst, z.B.
for i in 7 downto 0 loop
crc:=crc xor bit(i);
end loop;
Gast
#547270
Also gibt das Attribut Range die länge als von ....bis an also 0 to 7 ? Und wozu dient das In?
Gast
#547319
Das Attribut 'range ist der der Indexbereich des Vektors, also z.B bei signal DIN:std_logic_vector(7 downto 2); von 7 bis 2. Bei for i in DIN'range .. end for; läuft i in diesem Beispiel von 7 bis 2, wird also mit 7 initialisiert. Klaus
Gast
#548884
Alles klar habs verstanden vielen Dank. Antwort schreibenBitte melde dich an, um einen Beitrag zu schreiben. |
Anzeige
|
