mikrocontroller.net

Forum: FPGA, VHDL & Co. ISE WEB Simulation(tutorial)


Autor: Sebastian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Ich bin gerade dabei mitch durch das Tutorial zu arbeiten, aben den VHDL 
COde das Counters eingegeben,... bei der Synthese gibt es ein 
Ausrufezeichen, wahrscheinlich weil "View RTL Shematic" und " View 
Technologie Shematic" nicht grün sind, aber na gut, wie auch immer, kann 
ich ja wahrscheinlich später noch machen.

Also erst mal simulieren:

Habe mich sowiet durchgehangelt, mit Midelsim gehts, habe das Programm 
zwar noch nicht verstanden, aber die durchgeführte Simulation sieht ok 
aus(wer ein gutes Tutorial zu Modelsim hat, her damit :-) ).

Problem, ich würde es gern wie im Tutorial haben, also die Simulation in 
der Xilinx ISE, nicht nur in Modelsim. Wie mache ich das?

Sebastian

Danke schon mal im Vorraus für die Bentwortung einer solchen 
Trivialfrage.

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Welches Tutorial meist Du?

Aber wenn Du das Programm noch nicht verstanden hast, dann ist es besser 
zuerst VHDL zu lernen, anstatt Modelsim.

Klaus

Autor: Sebastian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Ich meine das XILINX Tutorial.

HAbe auch gefunden wo man das Umstellt, jetzt kann man es im ISE 
ansehen, sieht aber immer noch wie Modelsim aus.

Aber nich so wie im Tutorial, kennt jemand das Problem?

Sebastian

P.S. Modelsim möchte ich zur Kontrolle verwenden.

HAbe mir mal VHDL angesehen und möchte es praktisch lernen, mit 
Programmieren von CPLD, Simulator,... denke Xilinx ISE ist ganz nett und 
eben lostenlos. HAbe nur gehört die Tools von Altera sollen einfacher zu 
bedienen sein.

Autor: Stefan Hanke (stefanhanke)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
http://www.xilinx.com/support/techsup/tutorials/tu...

Also, entweder du simulierst mit dem ISE oder mit dem ModelSim. 
Natürlich sehen beide irgendwie gleich aus ;-)

 -- stefan

Autor: Sebastian (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo

Also es scheint im neuen 9.1i das aus Modelsim zu importieren oder so 
ähnlich, es verlangt eine interne IP verbindung, stresst meine Firewall, 
aber na gut.

Ich verwende das Tutorial, mache das aber für einen 9500derter, habe 
aber jetzt Probleme die Pins zuzuordnen. Vor allem mit der Zuordnung für 
CLK bei Globas, keine Ahnung was man damit macht.

Generell finde ich das mit den Pins bei Xilinx etwas seltsam, hab da 
noch nicht so den vollen Durchblick.

Vielleicht kann mir jemand so in ein paar Sätzen die wesentlichen 
Zusammenhänge schildern, dann machts wahrscheinlich "Klick".

Sebastian

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.