inout Signal und die Simulation

[noname (Gast)]

Ich probiere 2 Bytes parallel einzulesen (auf Clock getaktet), wenn die 
Werte der beiden dem entsprechen, was ich erwarte, möchte ich auf die 
gleiche Leitung ein Byte ausgeben, welches beim nächsten Clock vom µC 
eingelesen werden soll. Die Simulation geht aber bis zu dem Punkt, wo 
ich die 2 Bytes eingelesen habe und wo das Byte ausgegeben werden soll, 
ist alles vorbei. Mach ich was falsch mit dem "inout"? Zum Anfang 
initialisiere ich die Leitung als T-State:
DATA : inout STD_LOGIC_VECTOR(7 downto 0);
...
ext_rw_data: process(CLK, CLEAR)
...
begin
DATA  <=(others =>'Z');

.............

if (RW='0') then
byte_count := byte_count + 1;

if byte_count   = 1 then
  var_start   := DATA;
end if;
          
 if var_start = X"AA" then 
  if byte_count = 2 AND DATA < 16 then
      var_addr   := DATA;
      TEMP_ADDR  :=  conv_integer(var_addr);
    else
    byte_count  := 0;
    end if;
                            
  if byte_count   = 3 then
    var_data := MEM(TEMP_ADDR);
    DATA   <= var_data;  

    byte_count :=  0;  
  end if;  
              
  else 
    byte_count :=  0;
 end if;            
end if;

[Johnsn (Gast)]

Was meinst du mit "ist alles vorbei"? Gibt es Fehlermeldungen im 
Simulator, wird das Byte einfach nicht auf den Bus gelegt, stürzt dein 
PC ab oder naht das Ende der Welt?

[noname (Gast)]

Die Simulation ist dann vorbei.
Da wo das Byte ausgegeben werden muss, hören die Signale in Modelsim 
auf.

[noname (Gast)]

Da wo ich die Stelle rot markiert habe, sollte in der Simulation das 
Byte ausgegeben werden, da hört die Simu. aber auf.

[Johnsn (Gast)]

Auf deinem Screenshot sehe ich aber noch, dass die Simulation 
weiterläuft.

µController-seitig hast du den Bus auch auf HIGH-Z gesetzt? Ich würde 
dir vorschlagen den Tristate-Bus folgendermaßen zu beschreiben:

signal WriteEnable : std_ulogic;
signal WriteData   : std_logic_vector(7 downto 0);
signal ReadData    : std_logic_vector(7 downto 0);

als Concurrent Statement:

DATA     <= WriteData when WriteEnable = '1' else (others => 'Z');
ReadData <= DATA;

Danach nur mehr mit Write/ReadData und WriteEnable arbeiten, so hast du 
eine saubere Beschreibung des Tri-States.

Gibt der Simulator Meldungen aus?

[noname (Gast)]

Das Problem besteht hauptsächlich darin, dass ich in einem 
"Write-Zustand" zuerst aber 2 Bytes einlesen muss und erst auf die 
Leitung beim 3ten Byte schreibe und danach diese Leitung wieder als "in" 
haben muss.

Clk'event -> Byte_1 (DATA ist in)
Clk'event -> Byte_2 (DATA ist in)
Clk'event -> Byte_3 (DATA ist out)
. jetzt muss DATA wieder als "in" fundieren...
Clk'event -> Byte_1 (DATA ist in)
Clk'event -> Byte_2 (DATA ist in)
Clk'event -> Byte_3 (DATA ist out)