Xilinx vs. Altera

Blockmultiplizierer, DSP-Blöcke (DSP48 - "DSP-Blocks")
Entwicklungsumgebungen (ISE - Quartus)

@Falk:
Hat die unterschiedliche Strukturgröße Einfluss auf die Geschwindigkeit?
Ist bei den Altera-FPGAs generell mehr Logik unter der Haube als bei den 
Xilinx-Pendants?

 -- stefan

Xilinx hat den FPGA erfunden. Altera und co. bauen diese nur nach.

> Xilinx hat den FPGA erfunden. Altera und co. bauen diese nur nach.

Sehr witzig. Jeder Hersteller hat sein Know-How um die Herstellung der 
FPGAs entweder selbst erarbeiter oder hinzugekauft. Xilinx ist zwar der 
erste gewesen, hat aber nichts zu verschenken. Das hat schon jeder 
festgestellt, der mal etwas genauere Infos über das Innenleben der 
Xilinx-FPGAs gesucht hat.

Die Hardwarefeatures der Xilinx und der Altera FPGAs sind sehr ähnlich. 
Dabei ist für den Entwurf für die FPGAs das eine oder andere 
Hardware-Feature nicht so wichtig, wie die Kleinigkeiten außerhalb der 
FPGAs, die den Gesamteindruck trüben und die Arbeit unnötig erschweren. 
Im folgenden liste ich die Pros(+) und Kontras(-), die den jeweiligen 
Hersteller besonders hervorheben oder auch nicht:

Altera:
(+) Bei den Cyclone-FPGAs nur zwei Versorgungsspannungen (VccIO und 
VccCore) notwendig. Das ermöglicht und erleichtert Layout mit weniger 
Lagen,
(+) Software macht einen sehr ausgereiften Eindruck. Sehr logisches und 
gut strukturiertes Gesamtkonzept.
(+) Ein in Quartus eingebauter Logik Analyzer "Signal Tap II",
(+) Kleine Blockspeicher erzeugen wenig Verschnitt bei großer Anzahl von 
kleinen Speicherblöcken,
(+) Die einzelnen Cores des SOPC-Builders, wie SDRAM-Kontroller, können 
auch ohne NIOS II-Prozessor in Verbindung mit einem eigenem 
Avalon-Master benutzt werden.
(+) Das Wissen um den Avalon-Bus ist sehr schnell zu erlernen und eigene 
Komponenten können innerhalb kürzester Zeit implementiert werden,
(+) Ein preiswerter Nachbau des USB-Blasters für 50$ verfügbar,
(-) Kaum Bezugsquellen für die FPGAs in Einzelstückzahlen in 
Deutschland,
(-) Ein internes Signal kann die Taktbäume nur über den Umweg einer PLL 
treiben.

Xilinx:
(+) Sehr gute Verfügbarkeit der FPGAs und der Entwicklungskits,
(+) Mit PowerPC ein leistungsfähiger Hard IP-Prozessor im Programm,
(+) In die I/Os eingebaute LVDS-Terminierungswiderstände,
(+) Mit PlanAhead ein leistungsfähiger Flächenplaner verfügbar,
(-) Bei Xilinx muss der Logik Analyzer (ChipScope) extra gekauft werden,
(-) Bei den Spartan3(E)-Bausteinen sehr viele Pins nur als reine 
Eingänge nutzbar,
(-) In Vergangenheit waren FPGAs (Spartan3) teilweise bis zu einem Jahr 
nach der Markteinführung kaum lieferbar.

Xilinx:
(+) viele kostenlose Cores

Johnsn wrote:
> Xilinx:
>
> (-) ISE Umgebung sehr mangelhaft. Viele Abstürze, viel Datenmüll.

Einverstanden


Altera :

(-) Development Kits sind teuerer als Xilinx mit gleicher Leistung.

Mich interessiert zur Zeit, was die beiden Hersteller unter 
"5V-tolerant" verstehen. Es geht allerdings nur um CPLDs, nicht FPGAs.

Alteras MAX-II-Familie wird so angepriesen, aber wenn man genauer 
hinschaut stimmt das nur mit vielen Einschränkungen. Eine einschaltbare 
Klemmdiode existiert erst ab dem EPM1270 für ein Viertel der I/Os, und 
die wirkt nicht, solange die Betriebsspannung fehlt. Es müssen externe 
Widerstände eingebaut werden, was für einen bidirektionalen Pin 
kompliziert ist.

Xilinx nennt seine CoolrunnerII auch 5V-tolerant, in der xapp311 wird 
das genauer beschrieben. Ich fürchte nur, das die auch bald wieder 
aussterben, wie die vorherige 5V-Coolrunner-Reihe, da sie schon wieder 
ein paar Jahre auf dem Markt sind.

Daniel R. wrote:
> Xilinx hat den FPGA erfunden. Altera und co. bauen diese nur nach.

Schau mal wer bei den >4LUTs, Softcores, brauchbaren MGTs... zuerst war.

@Uwe
Stimmt, ich hatte mich falsch ausgedrückt, meinte die XPLA3-Familie, die 
anscheinend noch produziert wird, im Unterschied zur ersten 
5V-Coolrunner-Generation, die nur ca 4 Jahre lang produziert wurde, von 
1997 bis 2001. Die letzten Restbestände dieser ersten Generation werden 
mittlerweile zu Phantasiepreisen gehandelt. 70 oder sogar 100 Euro pro 
Stück.

Xilinx:

(-) MDM und Chipscope mögen in einem ISE Projekt nicht ohne erheblichen 
Zusatzaufwand miteinander arbeiten. Ohne diesen geht nur das eine oder 
das andere.


Mein subjektiver Eindruck: das Arbeiten mit der Altera Toolchain ist 
deutlich entspannter und produktiver.

Xilinx:
(+) Es gibt mit dem Xilinx System Generator ein Tool, mit dem man 
DSP-Algorithmen sehr schnell aus Matlab heraus in realer Hardware 
testen/implementieren kann.

Altera, Latice und Co.:
(-) Haben da leider nichts vergleichbares im Angebot.

Little Chip wrote:
> Xilinx:
> (+) Es gibt mit dem Xilinx System Generator ein Tool, mit dem man
> DSP-Algorithmen sehr schnell aus Matlab heraus in realer Hardware
> testen/implementieren kann.
>
> Altera, Latice und Co.:
> (-) Haben da leider nichts vergleichbares im Angebot.

Unsinn, MATLAB erzeugt mit der richtigen Toolbox eine native 
Beschreibung in VHDL oder Verilog. Das kannst du überall einbinden.

> Unsinn, MATLAB erzeugt mit der richtigen Toolbox eine native
> Beschreibung in VHDL oder Verilog. Das kannst du überall einbinden.

Richtig. Und es gibt von Altera seit einiger Zeit einen spezialisierten 
Generator.

Soviel besser ist die Xilinx Dokumentation auch nicht. Bei beiden gibt 
es da Verbesserungspotential.

Xilinx Tools sind echt die Seuche schlecht hin. Ich würde gerne mal 
persönlich mit dem Programmierer der SDK sprechen. Ich dachte immer die 
Nios2 IDE ist anstrengend, aber das SDK stellt hier einen neuen Rekord 
auf.