mikrocontroller.net

Forum: Platinen Blind/Buried Via


Autor: Mani (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
ich will für meine multilayer plattine u.U. buried und blind via 
verwenden, habe aber einige Verständnis Probleme.

Hier ein Paar Fragen:

- darf ich bei Buried Vias die Layer verschachteln?  z.B. ein Via von 
Layer 2 bis 4 und zweite 3 bis 6 ?
- ob egal ist wo die Buried vias Anfangen/Enden ob prepreg oder core ?
- die Blind Vias sind mit aspekt ratio 1:1 d.h. darf ich nur in den 
ersten oberen Layer setzten.
Was ist wenn ich 1-Layer mit 6 verbinden will? darf ich dann vielleicht 
ein Blind auf ein Buried setzten?

Vielleicht gibt es irgendwo schöne erste-schritte-einleitung als pdf ?

Danke im Voraus
Mani

Autor: Zacc (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Leiterplattenhersteller moechten gerne blind und buried vermeiden. Sie 
sind im Fehlerfall kaum zu finden, und nicht zu beheben. Verschachtelt ? 
Eins von 2 bis 4 und das andere 3 bis 6 ? Aber nicht in derselben Achse.
Da mein Leiterplattenhersteller blind und buried nicht anbietet, kann 
ich nicht mehr dazu sagen.

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Da musst du deinen Hersteller fragen. bei einer 4lagen Platine zB geht 
nur eins von beiden:
entweder blind vias:     (eagle layer angaben)
1-2 und 15-16 und 1-16
oder buried vias:
2-15 und 1-16
Das liegt an der Herstellung und dem Verpressen der Prepegs:
im Fall 1:
herstellung von Lage 1u&2, sowie (unabhängig davon) Lage 15&16, dann 
gemeinsames Verpressen.

im Fall 2:
Herstellung der Innenlage und Anschließendes Aufpressen der 
Aussenlagen...

Autor: Mani (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
danke für die Antworten!

es handelt sich um eine 8-Fach-Layer Plattine.
Der Hersteller sagt dass Blind und Buried Vias möglich sind, und gibt 
kleine Zeichnung (angehängt)

erstmal aus der Antwort von Matthias entnehme ich, dass es nicht egal 
ist, wie die Buried Vias angelegt sind.
D.H sie müssen zu „Gruppen“ gefasst sein, so dass man an die 
Anfangs/Ende vom Vias vor dem Aufpressen drankommt. Noch anders gesagt 
die Anordnung  der Buried-Vias gibt die Reihenfolge des Aufpressens der 
Layer-Gruppen vor.
D.H ein Via von Layer 2 bis 4 und zweite 3 bis 6  geht nicht. Richtig ?

In der Zeichnung alle(2 .-) Buried Vias fangen und enden an Core ?
Keine Semiburied Vias möglich laut Zeichnung...

Mani

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
...Noch anders gesagt
die Anordnung  der Buried-Vias gibt die Reihenfolge des Aufpressens der
Layer-Gruppen vor...

Ich würde sagen, eher sorum:
Die Reihenfolge des Aufpressens gibt die Layergruppen vor..
Deshalb kann man ja das auch so in eagle eingeben: DRC/Layers...

Autor: Matthias (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Du könntest mir aber interessehalber mal den Platinenhersteller nennen, 
falls das möglich ist...
DAnke

Autor: Mani (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi,
danke, bin etwas schlauer, habe zwar noch ein Paar offene Fragen aber 
dies muss ich wohl mit LP-Hersteller klären…

>Du könntest mir aber interessehalber mal den Platinenhersteller nennen,
>falls das möglich ist...
Klar , www.multipcb.de

Dank
Mani

Autor: PCBCrack (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Zusammen,

ich will hier kein Klugscheisser sein, aber wenn ich mir so manche 
Antworten hier anschaue, dann solltet ihr hier lieber die Finger von 
Blind und Buried Vias lassen. Die Sache ist komplexer als man denkt. Mal 
ganz zu schweigen von dem um ein vielfaches höheren Preis. Es gibt da 
ganz eng gesteckte Design Rules, die man sich vorher anschauen sollte, 
bevor man los legt zum routen.
Fragt am besten beim Leiterplattenhersteller eures Vertrauens nach.

Gruß Stefan

Autor: Mani (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi Stefan,

wenn du Erfahrung hast, dann für ein paar nette Tipps bin ich sehr 
dankbar! ansonsten…

Gruß
Mani

Autor: Atlantikhawk (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Also ich arbeite für eine Berliner Leiterplattenhersteller, und muss 
Euch sagen das ich staunen muss bei Eurem Kontext...

Du kannst alles so machen wie du es willst, ob blind / buried Via ob 
gepluggt oder nich, starr  starr- flex  flex ob kernstärke 710µ oder 
300µ....nur die bohrdaten solltest du explizit genau definieren... zum 
beispiel L1-L3.drl L3-L4.drl,L1-L8.drl
damit der Sachbearbeiter sehen kann wie du was hergestellt haben 
möchtest.
Restringe sollten in den Innenlagen nicht wirklich kleiner als 125µm 
sein und der Aspect-Ratio sollte noch eingehalten sein.

Alles andere ist kein problem.Wenn ein Hersteller kein Buried/Blind Via 
herstellen möchte oder Euch zu umdenken "biegen" möchte evtl. ein DK ( 
Durchkontaktierung) zu tätigen....so hat dieser keine ahnung und ihr / 
du solltet den hersteller wechseln...


am besten du sendest noch ein lagenaufbau dazu...schematisch versteht 
sich und dann kann nichts schiefgehen...




gruss

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.