Freie Eingänge am CPLD

[Toi Lee Tee (Gast)]

Wie verhalten sich freie Eingänge an einem XILINX CPLD? Kann ich 
irgendwo festlegen, dass ich pullups oder pulldowns an den Eingängen 
haben möchte oder müsste ich die extern dran setzen?

Es geht mir darum, dass meine Schaltung nicht irgendein undefiniertes 
Verhalten aufweist wenn nicht alle Eingänge verbunden sind.

[Benedikt K. (benedikt)]

Ja, das kann man (je nach CPLD Typ) bei den Fitter Einstellungen 
festlegen: Pullup, GND, floating, Keeper usw.

[Joerg W. (joergwolfram)]

Bei den XC95ern empfiehlt Xilinx, nicht benutzte Eingänge als 
zusätzliche Massepins zu benutzen. Das wird dem Fitter in der 
Kommandozeile mit

-unused ground

mitgeteilt. Die grafische Oberfläche benutze ich nicht, daher kann ich 
nicht sagen, wie es dort einzustellen ist.

Gruß Jörg

[Max (Gast)]

Hallo!

Der Beitag ist zwar schon älter, aber meine Frage passt dazu.

Gilt das für alle Pins, ich  meine auch nicht benutzte Clk Leitungen, 
bzw. GTS, GSR ?
Ich frage sicherheitshalber, damit ich nicht nach dem Platinenerstellen 
eine unangenehme Überaschung erlebe.

Viele Grüße

Max

[Klaus F. (kfalser)]

Ja, alle unbenutzten Pins können auf Masse gelegt werden.

Wenn man sich Pins für spätere Verwendung reservieren will, dann muss 
man diese mit dem PROHIBIT-Constraint ausschließen.

Klaus

[Max (Gast)]

Alles klar, vielen Dank!