SRAM: ZBT?!

[Stefan H. (stefanhanke)]

Hi,

ich bin gerade verwirrt. Kann ich davon ausgehen, dass ZBT nur bei 
synchronen SRAMs sinnvoll ist? Bei dem verbauten IS61LV10248 (asynchron) 
steht davon nix. Ich habe auch nicht wirklich eine Quelle gefunden, die 
das erklärt. Warum ist der Waitstate überhaupt notwendig?

Das Xilinx XAPP136 (Ansteuerung ZBT-SRAM) spricht auch lax von "SRAM" 
und meint aber synchrones SRAM (bei den Altera AppNotes ists das 
Gleiche).

 -- stefan

[Valerij M. (fpga-dev)]

Zero-bus turnaround (ZBT) SRAM with no bus latency (NoBL) memory is a 
synchronous-burst SRAM with a simplified interface that fully uses 
available bandwidth. ZBT SRAM devices use the full bandwidth because 
they do not require turnaround cycles (that is idle cycles between read 
and write operations). In contrast, standard-synchronous burst SRAMs 
require turnaround cycles which significantly reduce the available 
bandwidth.

(c) Altera

SRAM sagt nur aus wie die Bits gespeichert werden, nicht wie diese 
ausgelesen werden (synchron oder asynchron). ZBT ist ein Merkmal eines 
synchronen Protokolls und ermöglich schnelles Umschalten zwischen 
Schreiben und Lesen.

Gruß, fpga-dev

[Stefan H. (stefanhanke)]

Valerij Matrose wrote:
> ZBT ist ein Merkmal eines
> synchronen Protokolls und ermöglich schnelles Umschalten zwischen
> Schreiben und Lesen.
Hmm. Das scheint dann wohl Allgemeinwissen zu sein :-/

Danke.
 -- stefan