Synchronisierung

schakal27 Gast #569380
Lesenswert?
• ▲
▼ 
Hallo,

ich kenne mich mit FPGAs usw. nur wenig aus, manchmal stoß ich im Netz 
trotzdem wieder auf diese Dinge bzw. VHDL.
Öfters ist dann die Rede von Synchronisierung (lt. manchen Seiten
verwendet man dafür 2 D-FF in Reihe) zum Systemtakt. Kann mir bitte 
jemand
erklären warum man das macht bzw. es mit 2 D-FF es so gut funktioniert.
Ich hoffe meine Fragestellung ist soweit klar.

Vielen Dank im voraus
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
MockUp Gast #569432
Lesenswert?
• ▲
▼ 
Wird verwendet um Taktflanken zu erkennen

Codeausschnitt:
if crising_edge(clk) then
   daten_1 <= daten;
   daten_2 <= daten_1;

   if daten_1 = '1' and daten_2 ='0' then
     -- dann hast du die steigende Flanke des Signals erkannt
   end if;

   if daten_1 = '0' and daten_2 ='1' then
     -- dann hast du die fallende Flanke des Signals erkannt
   end if;
end if;

Das Problem ist, das man nur einem Systemtakt im Disign verwenden soll.
Der Clk Takt muss auch um einiges höher sein als das 
einzusyncronisierende Signal.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren