DLL benutzen bei XILINX FPGA

Ich kenn jetzt Speziell Xilinx nicht, aber ich vermute mal, dass es da 
so sein wird, wie bei allen andern auch.
Es gibt in der Entwicklungsumgebung ein Tool mit dem du dir die 
Komponenten zusammenklicken und danach als Schaltplansymbol aufnehmen 
kannst. (So ist es zumindest bei Lattice und Altera)
Natürlich kannst du auch optional das "von Hand" programmieren, aber 
dazu musst du die entsprechende Bibliothek einbinden und das Teil 
instanziieren und dann per Port map anschliessen bzw. konfigurieren.

google doch mal "Xilinx DLL Virtex"

http://www.xilinx.com/bvdocs/appnotes/xapp132.pdf
ftp://ftp.xilinx.com/pub/applications/xapp/xapp132.zip

Das mit den Graphischen Eingaben hab ich schon versucht. Bin ich nicht 
wirklich begeister, vor allem weil ich schon ein riesiges VHDL Gerüst 
hab und die Implementierung von diesen Schematics in ein "VHDL File" 
mich nicht wirklich begeistert.

Hab bei Xilinx den Link: www.xilinx.com/bvdocs/appnotes/xapp132.zip
gefunden, dort ist ein Beispiel für ne DLL-Funktion in VHDL und Verilog, 
mal sehen ob das synthesefähig ist?!

Gruß Christian

Es geht auch so:
Du musst irgendwo in ISE auf die "Glühbirne" (weißes etwas) klicken. 
Dann kann man über Device Primitive Instatiation und die Auswahl des 
passenden FPGAs den VHDL code ansehen, der für die Instatiierung einer 
DLL benötigt wird.

schau mal was ich dir oben für nen Link geschickt hab ;-)
Ist das gleiche ZIP-File

Ja, probier das mal aus.

Gruß

Dank euch allen,

hab das beispiel von der zip file mal synthetisiert und das funktioniert 
einwandfrei.  Ist beim simmulieren bissle "fummelig" weil Modelsim dafür 
ne auflösung von mind. 1 ps benötigt (Hängt irgendwie mit den Librarys 
zusammen.

Für die Simulation kannst ja dann, wenn es zu stressig für den Simulator 
wird, auch die PLL ausbauen und deinen Takt mit der Hand am Arm 
generieren.

Kann das sein das Microsim beim Map Simulation Model Probleme weil in 
der Lib nur die Hardware "Anschlsse" implementiert sind und die 
HW-Simulation der DLL gar nicht funktioniert?!

Nach dem Synthetisieren funktionierts, jedoch im Map und PAR Mode nicht 
mehr!

Hab die DLL synthetisier, in den Baustein übersetzt (Translation) und 
simmuliert, das hat wunderbar funktioniert.

Dann "MAP" und "Place and Route" hatt ISE auch richtig übernommen jedoch 
beim Simulieren in  ModelSim springt die DLL nicht an.
Hab die Library Unisim von Xilinx verwendet, die Buffer funktionieren 
aber DLL nicht.

@ Christian (Gast)

>Hab die DLL synthetisier, in den Baustein übersetzt (Translation) und
>simmuliert, das hat wunderbar funktioniert.

>Dann "MAP" und "Place and Route" hatt ISE auch richtig übernommen jedoch
>beim Simulieren in  ModelSim springt die DLL nicht an.

Lass den Quark mit der Simulation der DLL. Die funktioniert wunderbar. 
Ist auch praktisch von äusserst geringem Wert.

MFG
Falk

OK Danke, den Gedankengang hat ich auch, war mir nur nicht sicher weils 
das erste Projekt mit nem FPGA ist und mich daher ein wenig gewundert 
hab.

Aber nochmal danke an alle für die schnellen Antworten!!!

Gruß Christian